《计算机配置和维护》--CPU系统结构.pptVIP

3.2.3 取指令单元 指令预取单元结构 3.2.3 取指令单元 2. 指令预取缓冲区 读取的指令块越长，CPU能够对程序分支作出更加正确的预测。 指令长度 如果指令平均长度不超过4个字节，那么Core i7平均每个时钟周期可以处理4条指令。 很多指令长度有可能大于5个字节。 64位模式中，SSE指令长度经常为7～9个字节。 3.2.3 取指令单元 4. 指令分支预测单元 对指令进行分支预测，可以避免出现译码中断。 例：遇到分支指令“if then else”等语句时，必须等待条件判断成立后，才能继续执行运算。 分支指令的数量 程序中约有10%的语句是无条件分支指令； 约10%～20%的语句是有条件分支指令。 3.2.3 取指令单元 分支预测的基本原理 设立一个分支目标缓冲区（BTB）； 在缓存区中存放最近一次运行时，分支判断成功的信息。 如果当前指令与分支目标缓冲区中某一条指令的地址相同，则该指令（如循环指令）是分支指令，并预测成功。 从BTB直接获得目标指令指针。 反之，则顺序取指令。 3.3 CPU设计技术 3.3.1 x86指令系统 1. x86基本指令集 组成： 标准8086指令； 浮点处理指令； 一共166条。 长度： x86指令长度为1～15字节不等； 大部分指令在5个字节以下。 3.3.1 x86指令系统 2. MMX扩展指令集（多媒体扩展） 1997年Intel公司推出； 主要用于增强CPU对多媒体信息的处理能力，提高CPU处理3D图形、视频和音频信息的能力。 采用了单指令多数据（SIMD）技术。 3.3.1 x86指令系统 3. SSE扩展指令集 优化内存中连续数据块传输指令； 提高3D图形运算效率； SIMD浮点运算指令； 整数运算增强指令。 3.3.1 x86指令系统 SSE指令系统的发展 3.3.1 x86指令系统 【补充】指令执行中的20-80规律 在x86程序中，大约有50%的指令是存储器访问指令（如MOV、PUSH等）。 大约有15%～20%的指令是分支指令（如JMP、CALL等）。 75%的x86指令短于4字节，这些短指令占代码大小的53%。 其余指令大部分是简单指令。 复杂指令只占很少一部分。 在x86指令系统中，大约20％的指令占据了80％的处理机时间。 3.3.2 流水线技术 流水线设计方法 流水线是高性能CPU设计的关键技术。 流水线是将指令执行过程分解成若干个子过程，这些子过程可以同时执行。 各个功能段所需的时间应尽量相等，否则，时间长的功能段将成为流水线的瓶颈。 功能段的时间一般为一个时钟周期。 3.3.2 流水线技术 指令执行过程 取指令→指令译码→取操作数→执行运算→写回结果 虽然流水线使指令的执行周期延长了，但能使CPU在每个时钟周期都有指令输出。 Core 2和Core i7 CPU流水线长度为14工步。 3.3.2 流水线技术 5. Core i7 CPU流水线设计 Core i7 CPU采用14级流水线设计。 Intel公司没有公布其结构。 流水线优点： 流水线越长，CPU频率提升潜力越大； 流水线缺点： 一旦产生分支指令预测失败，或者高速缓存取指令不能命中时，CPU就需要到内存取指令，这时流水线必须清空，并重新执行流水线操作，因此延迟时间就会增加。 流水线不是越长越好，关键是找到速度与效率的平衡点。 3.3.2 流水线技术 分支指令预测失败导致的流水线清空。 ③重新取指令 ①分支指令 预测失败 ②清空流水线指令 3.3.2 流水线技术 【补充】Atom CPU流水线结构 3.1.3 CPU型号标识 CPU型号标识方法 第1行：Intel/出产日期/型号。 第2行：产品系列。 第3行：S-Spec编码和封装地。 第4行：CPU技术参数。 第5行：产品出厂编号。 3.1.3 CPU型号标识 2. S-Spec编码方法 Intel公司为用户查询CPU产品制定的编码。 编码为5位，以“SLxxx”进行标记，“xxx”为英文字母或数字。 没有S-Spec编码的CPU大多是工程测试样品。 包装盒 3.1.3 CPU型号标识 S-Spec编码查询网站：/Default.aspx 3.1.3 CPU型号标识 PCG（平台兼容性指南）参数含义 PCG参数是CPU发挥正常功能必需的电源标准版本，这个标准仅适用于桌面CPU，笔记本CPU和服务器CPU均无此参数。 3.工艺步进 表示：字母+数字 字母和数字越大，CPU核心工艺就越新。 例：“E0”和“C0”两种工艺步进中，E0核心比C0核心更稳定。 3.1.3 CPU型号标识 提高CPU性能的方法 改进CPU系统结构； 改进CPU