- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
转变功率均衡.pdf
转变功率均衡
作者:Paulo Knirsch 和 Donnie Garcia,飞思卡尔半导体MCU 系统工程;Danny
Basler,飞思卡尔半导体MCU 产品市场
飞思卡尔低功耗技术推动 Kinetis ARM® Cortex™-M4 微控制器向前发展
嵌入式市场需要更高的性能和更低的功耗,这一需求现已扩展到大量便携式和墙
式供电应用中。为了满足该需求,飞思卡尔继续致力消除低功耗设 计的界限。
新推出的 Kinetis (动力学)系列ARM Cortex - M4 微控制器就是最新突破。2010
年第四季度抽样表明,Kinetis 代表基于 ARM Cortex-M4 新内核的第一款适合大
量市场的混合信号 MCU 组合,同时也是业界扩展性能最强的 ARM Cortex-M4 MCU
的产品之一。多种硬件和软件兼容的MCU 产品系列将提供卓越的性能和内存容量,
其扩展性强,从采用超小 QFN 封装的 50MHz、32KB 闪存器件到 带 1MB Flash 内
存和丰富行业外设集的 150 MHz 器件均包括在内。低功耗在 Kinetis MCU 设计中
发挥着核心作用。这反映在飞思卡尔新 90 纳米 SG-TFS (Split Gate Thin Film
Storage)处理技术的使用,及大量具有省电功能的通用、专用外设上。
创新的低功率处理技术
处理技术是构建任何半导体产品的基本构建模块,以及决定 MCU 功耗的关键因素。
除了能够提供超快接入速度、防止充电损失 外,Kinetis MCU 还是首款利用飞
思卡尔 SG-TFS Flash 技术优势的产品,该技术专门设计来解决功耗敏感应用的
需求。在设计 SG - TFS 位传感器的过程中,飞思卡尔在读取路径上使用快速、
低压的晶体管,从而将操作电压降到一个较低的范围:1.71V 至 3.6V。在利用两
个 1.5V 电 池的应用中,一旦电压达到 0.9V,电池寿命就会迅速缩短。这意味
着与过去通常限制在 2V 甚至更高的 MCU 产品相比,将低电压设为 1.71V 可以大
大延长 电池寿命。扩展的电压范围不仅适用于片上内存– Flash 内存、SRAM
和飞思卡尔新的 FlexMemory (可配置,耐用性强的EEPROM) - 同时也适用于模
拟外设,因而即使在功率曲线的较低端也能实现连续的信号测量和调节。TFS 的
电压特性还有助于降低运行电流,允许高速运行的信号切换至较低 电压(通常
为 1.2V)工作。由于运行电流与C*V^2*f 成比例,电压下降对正使用的电流 Flash
组件非常有利。
必须具备的电源模式
在电池供电的大部分应用中,CPU 的大部分时间用于功率降低或休眠模式。因此,
关键的一点是微控制器提供了极有吸引力的多种选项,如电源 模式、唤醒源和
启动时间,以便设计人员能够优化应用要求中的外设活动和恢复时间,最大限度
使用现有的可用能源。飞思卡尔的处理方式是在 Kinetis MCU 中配置不少于 10
种的运行、等待和停止模式,同时还配有多个唤醒源(见图 1 和 2)。每个运行
模式都配有对应的等待和停止模式。飞思卡尔还推出几款低 漏电模式和新的低
漏电唤醒单元(LLWU),以满足最严格的功率预算。
在运行模式下操作时,CPU 全速执行代码,可以实现低至 200μ A/MHz 的功耗。
对于不需要最大总线频率的时段,可以使用非常低的功率 运行(VLPR)模式。
这就把 CPU 频率限制在 2 MHz 内,使内部稳压器置于待机模式,同时还保持外设
和低电压检测(LVD)的全部功能的实现。在这种模式中,使用600 μ A -1 mAV
LPR LDD 可以节省大量功耗,具体情况则取决于 MCU 的性能、内存和外设配置。
等待模式和极低功耗等待(VLPW)模式与它们对应的运行模式类似,但CPU 会暂
停,并且 Flash 及 FlexMemory 编程不可用。 外设中断启动后,MCU 能够退出等
待模式,执行预定任务,然后迅速恢复为低功耗状态。这就最大限度减少了那些
常在使用状态和减少功耗状态之间切换的应用的 平均功耗。根据总线频率, 运
行模式 Idd 可以节省 30 至 60%的功耗。
多种停止模式提供状态保持和某些逻辑和/或内存的部分或全部断电。低漏电停
止(LLS)模式是恢复时间为4μ S 的最低功耗模式,可降低内 在逻辑的电压,
最大限度减少未使用的内部电路的漏电,并且 IDD 通常保持在 1.2 到 7 微安这
个范围内。极低漏电停止(VLLS)模式则更进了一步,它能切断内在逻辑,有选
择地切断 RAM 内存,从而减少未使用电路的漏电。每
原创力文档


文档评论(0)