获取全文-西安电子科技大学.PDFVIP

30卷 第 7期 微 电 子 学 与 计 算 机 Vo1．30 N0J7 2013年 7月 MICROELECTRONICS COMPUTER July 2013 基于混合编码 DAC的低功耗 SARADC设计 杨 明，赵毅强，夏 瑶 (天津大学 电子信息工程学院，天津 300072) 摘 要：设计 了一种基于混合编码DAC的低功耗SARAIX；．其分段电容DAC采用混合编码，减小 了短时脉冲波 形干扰的影响；为降低DAC寄生效应和电容阵列失配误差的影响，在DAC和比较器的版图设计中考虑 了一些匹 配技术．采用GF(G1obalFoundry)0．35 mCMOS工艺流片验证，该ADC在500KSPS的速度下其 INL在一0．6 ～ O．4LSB区间范围内，DNL在一O．2～O．7LSB区间范围内，SNDR为54．13dB，有效位为8．7位．整个电路的功 耗为537．9 w． 关键词：逐次逼近模数转换器；混合编码；匹配技术；低功耗 中图分类号：TN432 文献标识码：A 文章编号：1。0O一7180(2013)07--0091--04 Design ofLow。。powerSAR ADC withHybridEncodingDAC YANG M ing，ZHAO Yi—qiang，XIA Fan (SchoolofElectronicandInformationEngineering，TianjinUniversity，Tianjin300072，China) Abstract：A low-powersuccessiveapproximationregisteranalog--to— digitalconverterwithhybridencodingDACis proposedinthispaper．TodecreasetheglitchofthechargeredistributedDAC，thesplit-capacitorDAC adoptthe hybridcode．ToincreasethematchingaccuracyandreducetheinfluenceofparasiticeffectofDAC，somematching techniquesareadoptedin thelayoutdesign oftheproposedDAC andcapacitor．TheSAR AIX；isfabricatedand verifiedinGF(GlobalFoundry)0．35gm CMOSprocess．Themeasurementresultshaveshownthatat500KSPS， theINLandDNLare一0．6～0．4LSBand一0．2～ 0．7LSB，respectively，theSNDR iS54．13dBandtheENOBiS 8．7bits．Thetotalcircuitconsumptionis537．9 “W ． Keywords：SARADC；hybridencoding；matchingtechniques；low powerconsumption 用在工业控制、医疗器械以及接 口芯片等领域，具有 1 引言 广阔的应用前景r2]． 模数转换器 (AnalogtoDigitalConverter， 本文设计一种基于混合编码数模转换器(Digit- ADC)是实现模拟世界向数字领域转换 的关键部 altoAnalogConverter，DAC)的电荷分享型 SAR 件，因此成为现代 电子系统中的一个重要电路单 ADC．在 GF0．35 mCMOS标准工艺下，实现 10 元 ]．由于模拟信号在传输过程中容易受到系统内 bi