计算机组成原理课件r3.docVIP

第3章 多层次的存储器 教学目的:学习存储系统 教学要求： 1、理解并掌握存储系统 教学重点： 1.存储器的分类、分级结构和主存的技术指标； 2.SRAM、DRAM存储器； 3.只读存储器和闪速存储器； 4.高速存储器； 5.cache和虚拟存储器； 教学难点： 1.SRAM、DRAM存储器； 2.cache的组织方式 教学方法:讲授法利用多媒体教学软件实施教学 3.1存储器概述 3.1.1存储器分类 存储元：存储一位二进制代码的文件。 存储单元：若干个存储元组成一个存储单元。 存储器：由许多存储单元组成一个存储器。 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法: （1）按存储介质分类 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 （2）按存取方式分类 随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。 顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。 （3）按存储内容可变性分类 只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 （4）按信息的易失性分类 易失性存储器：断电后信息即消失的存储器。 非易失性存储器：断电后仍能保存信息的存储器。 （5）按在计算机系统中的作用分类 内部存储器 外部存储器 或者： 主存储器 辅助存储器 高速缓冲存储器 控制存储器 3.1.2存储器的分级 为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即： 高速缓冲存储器 主存储器 外存储器 3.1.3主存储器的技术指标 主存储器的性能指标主要是 存储容量：一个存储器中可以容纳的存储单元总数。 存取时间：启动到完成一次存储器操作所经历的时间。 存储周期：连续启动两次操作所需间隔的最小时间。 存储器带宽：单位时间里存储器所存取的信息量，常以位/秒，字节/秒为单位。 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 存储元：锁存器（触发器） 存储元阵列信号线： 地址线：A0~A5, 容量26=64个存储单元 数据线：I/O0~I/O3 4位字长 控制线： 读写过程：地址信号——控制信号——数据信号 3.2.2 基本的SRAM逻辑结构 以下图中的SRAM逻辑结构加以说明。 存储体：256*128*8位 地址线： A0~A7:行地址 A8~A14:列地址 注：行列双译码可减少地址选择线的数量。 数据线：I/O0~I/O7 控制线（控制信号）： :片选信号 :读出使能信号 :读写信号 读写过程：地址信号——控制信号——数据信号 逻辑图：P67 图3.3 b 3.2.3 读/写周期波形图 1. 读周期 注意：图中未画出，该信号应保持高电平 2. 写周期 说明：主要关心各信号的有效顺序。 例如：P70 例1 3.3 DRAM存储器 3.3.1 DRAM存储元的记忆原理 1. 存储元 MOS晶体管+电容 晶体管：作为开关使用 电容：充满电荷，代表存储1，没有电荷，代表存储0 2. DRAM存储元的写、读、刷新操作 说明：读出过程也是刷新过程，即读出后立刻对其刷新。 3.3.2 DRAM芯片的逻辑结构 以1M*4位的DRAM芯片为例 说明：与SRAM的不同点 增加行地址锁存器和列地址锁存器原因：为减少芯片引脚数目，芯片采用分时传送地址码。 增加了刷新计数器和相应控制电路 3.3.3 读/写周期、刷新周期 读写周期：P71 图3.8 刷新周期： 集中刷新：在每个刷新周期中将所有行集中刷新。 分散式刷新：每行的刷新插入到正常的读写周期中。 3.3.4 存储器容量的扩充 1. 字长位数扩展 方法：各芯片的地址线和控制线共用，数据线单独分开。 所需芯片数：d=设计要求的存储器容量/已知芯片的存储容量 例如：P73 例2 图3.9 2. 字存储容量扩展 方法：各芯片的地址线和数据线共用，控制线中读写信号共用，但使能信号、片选信号单独分开。 所需芯片数：d=设计要求的存储器容量/已知芯片的存储容量 例如：P73 例3 图3.10 3. 存储器模块条 即内存条。 3.3.5 高级的DRAM结构（略） 3.3.6 DRAM主存读写的正确性校验（略） 3.4只读存储器和闪速存储器 了解几种ROM的可读写性和读写方法。 掩模ROM PROM EPROM E2PROM (EEPROM) FLASH ROM 3.5 并行存储器 目的：提高存储器的读写速度，缓和CPU与存储器之间的速度差异。 3.5.1双端口存储器 1.双端口存储器的逻辑结构 同一个存储器具有两组相互独立的读写控制线路 2.无冲突读写控制 当两个端口的地址不相同时，在两个端口上进行