PMC-APN013晶振使用需知.PDFVIP

PMC-APN013 晶振使用需知 晶振使用需知 适用范围：all MCU with eosc 在使用具晶振(Crystal Oscillator)功能的单片机时，请依选用的晶振频率, 依照规格书标示来设定 相关的寄存器eoscr，例如： eoscr.[6:5]=01 : Low driving capability, for lower frequency, ex: 32KHz crystal oscillator eoscr.[6:5]=10 : Middle driving capability, for middle frequency, ex: 1MHz crystal oscillator eoscr.[6:5]=11 : High driving capability, for higher frequency, ex: 4MHz crystal oscillator 一般而言，在符合下述的操作状况下可选择低驱动电流以降低耗电。芯片规格书中标示的晶振电 容 C1 及 C2 的建议电容值只是初始值，使用者仍必需依晶振制造商建议的负载电容值(Load capacitance)及操作电压等影响因素来调整C1 及C2 电容值以达到最佳效果。 C1 及C2 电容值的调整要使得： 1. 在最高操作电压(Highest VDD)及最低操作温度(Lowest Temperature)状况下晶振电路的 PA6/X2 输出波形必需是干净的弦波(Clean Sine Wave)，不能有弦波被截平(Clipped)的过 驱动(over driven)现象。 2. 在最高操作温度(Highest Temperature)及最低操作电压(Lowest VDD)状况下晶振电路必须 仍能正常操作，且PA6/X2 弦波波形不能驱动不足(Sine 波振幅够大)。 3. 使用C2 电容值大于C1 电容值可改善起振。 当晶振电路的PA6/X2 输出弦波波形有过驱动现象，可加大C2 改善过驱动(Over Driven)，但不 建议使用离晶振厂建议值太远的电容值。 ©Copyright 2016, PADAUK Technology Co. Ltd Page 1 of 3 v003 – Aug. 17, 2016 PMC-APN013 晶振使用需知 为求晶振于设计的电路上能稳定操作，在PCB 电路板布局走线时应注意下列事项： 1. 振荡电路组件（晶振、负载电容）应配置在单片机I/O 引脚(上图中的PA7/X1，PA6/X2)旁， 越近越好。 2. 连接单片机I/O 引脚(上图中的PA7/X1，PA6/X2)与晶振的PCB 电路板布局走线应最短且不 交叉。 3. 在晶振的下部配置GND。 4. 晶振与单片机I/O 引脚(上图中的 PA7/X1，PA6/X2)接点对地电阻必需有良好的绝缘阻抗， 特别是在 32.768K 晶振应用时，因其操作电流小，如对地电阻降低，容易因有对地漏电， 造成起振慢或不起振等现象。 如果设计中不注意以上事项，将引起不起振、振荡不稳定、频率不准确等各种故障，下图为一 PCB 电路板布局走线实施例： 因晶体振荡电路的操作稳定性及精确性，除了受上述的PCB 布局走线影响外，也受所使用的晶 振、外围电阻及电容的影响，需要用户提供正常运作的电路板样品，请求晶振供货商对该电路板 上所设计的晶体振荡线路进行”振荡线路回路分析”，以得知晶振在整个振荡线路上的匹配性是否 良好，如果匹配性不好就会发生振荡频率不准、不起振、振荡不稳定等现象。 一般晶振供货商的”振荡线路回路分析”报告中包含下列三个测试项目： 1. 频率容许误差（Frequency Tolerance）的量测： 此项目量测受测电路板上晶体振荡电路的整体误差(ppm)，如误差过大，一般会调整晶振负 载电容值以改善此误差，如下表： C1/C2(pF) F/on board(Hz) F/on board(ppm) F/xtal(ppm) On b