Stratix 10 JTAG边界扫描测试用户指南 - Altera.PDFVIP

Stratix 10 JTAG 边界扫描测试用户指南 UG-S10JTAG 2016.10.31 订阅 反馈 内容 内容 1 概述3 2 JTAG BST 体系结构4 2.1 JTAG 电路功能性模型4 2.2 JTAG 管脚5 2.3 IEEE Std. 1149.1 边界扫描寄存器5 2.3.1 Stratix 10 器件I/O 管脚的边界扫描单元 6 2.3.2 IEEE Std. 1149.6 边界扫描寄存器 7 3 BST 操作控制 9 3.1 器件ID 9 3.2 所支持的JTAG 指令9 3.3 JTAG 安全模式 10 4 JTAG 操作的I/O 电压11 5 执行JTAG 边界扫描测试12 6 使能禁用BST 电路13 7 IEEE Std. 1149.1 BST 指南 14 8 Stratix 10 JTAG BST 文档修订历史15 Stratix 10 JTAG 边界扫描测试用户指南 2 1 概述 1 概述 ® Stratix 10 器件支持IEEE Std. 1149.1 BST 和IEEE Std. 1149.6 BST。执行Boundary Scan Test （BST，边界扫描测试）时，不用物理测试探针（physical test probe）就能测试管脚 连接并在正常运行中采集功能性数据。器件中的边界扫描单元（BSC）可强制信号映射到管脚，或 从管脚及内核逻辑信号采集数据。强制性测试数据被串行移入BSC。采集的数据被串行移出，并与 预期结果进行外向比较。 使用封装中的多种裸片实现 Stratix 10 器件，并通过EMIB （Embedded Multi-die Interconnect Bridge，嵌入式多裸片互联桥接）技术将他们连接起来。BST 可穿透多裸片实现。 有一个单边界扫描链可用于包含封装中每个裸片的完整器件。 无论是配置前，配置后，还是配置期间，都可在 Stratix 10 器件上运行BST。 相关链接 执行JTAG 边界扫描测试 (第 12 页) Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus and Stratix words and logos are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or other countries. Intel warrants performance of its FPGA and semiconductor products to current specifications in ISO accordance with Intels standard warranty, but reserves the right to make changes to any products and services 9001:2008 at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of any Registered information, product, or service described he