EDA实验.ppt

5.5 图形文件的转换 为了使利用Quartus II宏功能模块设计的电路能在其他软件平台运行和验证，可将其转换为HDL文件。执行Quartus II主窗口“File”菜单的“Create/Update”项的“Create HDL Design File for Current File”命令，弹出产生HDL文件对话框，选择产生VHDL或Verilog HDL类型文件。HDL文件类型确定后，用鼠标左键点击“OK”按钮，即可为当前的设计产生VHDL文件或Verilog HDL文件。 * * 2.6 Quartus Ⅱ嵌入式逻辑分析仪的使用方法 Quartus Ⅱ的嵌入式逻辑分析仪SignalTapⅡ是一种高效的硬件测试手段，它可以随设计文件一并下载到目标芯片中，捕捉目标芯片内部系统信号节点处的信息或总线上的数据流，而又不影响原硬件系统的正常工作。在实际监测中，SignalTapⅡ将测得的样本信号暂存于目标芯片的嵌入式RAM中，然后通过器件的JTAG端口将采到的信息传出，送到计算机进行显示和分析。 说明：嵌入式逻辑分析仪SignalTapⅡ的使用需要目标芯片中的嵌入式RAM支持，如没有嵌入式RAM 则不能使用SignalTapⅡ。 下面以上节设计的波形发生器（mydds）为例，介绍嵌入式逻辑分析仪SignalTapⅡ的使用方法。 * * 2.6.1 打开SignalTapⅡ编辑窗口 执行Quartus Ⅱ主窗口的File→New命令，在弹出的New窗口中，选择打开SignalTapⅡ Logic Analyzer File文件，弹出SignalTapⅡ编辑窗口。SignalTapⅡ编辑主窗口主要命令按钮和工作栏如图所示： ①运行分析（Run Analysis）按钮。在SignalTapⅡ完成节点调入、参数设置、存盘、编译与下载后，点击该按钮则运行一个样本深度结束，并在数据窗口显示分析结果。 ②自动运行分析（Autorun Analysis）按钮。该按钮有两种功能，其一是在完成SignalTapⅡ的节点调入、参数设置与存盘后，点击此按钮则对工程进行编译。其二是完成下载后，点击此按钮开始自动运行分析，并在数据窗口实时显示分析结果。 * * SignalTapⅡ编辑窗口 设置按钮 数据按钮 自动运行分析按钮 运行分析按钮 停止自动运行分析按钮 硬件驱动程序选择栏 下载文件管理栏 时钟Clock选择栏 样本深度选择栏 下载 按钮 信号观察窗口 顶层文件观察窗口 数据日志观察窗口 实例观察窗口 * * ③停止自动运行分析（Stop Analysis）按钮。在自动运行分析时，点击此按钮，结束自动运行分析，并在数据窗口显示结束时刻的分析结果。 ④硬件驱动程序（Hardware）选择栏。该栏目用于选择目标芯片下载的硬件驱动程序。 ⑤下载文件（Sof）管理（Sof Manager）栏。该栏目用选择目标芯片的下载程序。 ⑥下载按钮。点击该按钮完成设计文件到目标芯片的下载。 ⑦时钟（Clock）选择栏。该栏用于选择设计文件的时钟信号。 * * ⑧样本深度（Sample Depth）选择栏。该栏目用于选择占用目标芯片中的嵌入式RAM的容量，从0B（Byte，字节）到128KB，选择容量越大，则存储的分析数据越多。例如，波形产生器（mydds）工程中的存储器容量为256B，如果样本深度为2KB，则可以存放（2×1024B/256B=）8个周期的波形。但样本深度的选择不能超过目标芯片中的嵌入式RAM的容量。例如，目标芯片是Cyclone 系列的EP1C6Q240C8，其内部嵌入式RAM的容量是92160b（bit，位），则其容量为（92160/8/1024=）11.25KB。 ⑨数据按钮（Data）。点击该按钮则打开分析数据窗口。 ⑩设置按钮（Setup）。点击该按钮则打开设置窗口。 * * 2.6.2 调入节点信号 用鼠标双击信号观察窗口，弹出如图2.55所示的节点发现者（Node Finder）对话框，在对话框的Filter栏目中选择“SignalTapⅡ Per-Systhesis”项后，点击“List”按钮，在Nodes Found栏目内列出了设计工程全部节点，用鼠标选择设计电路需要观察的输出端口后关闭此对话框，选中的节点出现在信号观察窗口中。 节点发现者对话框 * * 2.6.3 参数设置 参数设置包含以下几个操作： ①点击硬件驱动程序选择栏（Hardware）该栏目右边的“Setup”按钮，弹出硬件设置对话框，在对话框中选择编程下载的硬件驱动程序，如果采用计算机的并口下载，则选择“ByteBlasterMV”，如果采用串口下载，则