第10章时序逻辑电路.pptVIP

* 时序逻辑电路由组合逻辑电路和具有记忆功能的触发器构成。 特点：输出不仅取决于电路的当前输入，而且还与电路的原来状态有关 10.1 双稳态触发器 双稳态触发器是组成时序逻辑电路的基本单元。 按其逻辑功能可分为RS触发器，JK触发器、D触发器、T触发器 10.1.1 RS触发器 1．基本RS触发器 第10章 触发器和时序逻辑电路 保持 Qn 1 1 置1 1 0 1 置0 0 1 0 禁止 不定 0 0 功 能 Qn?+?1 Qn称为现态，Qn?+?1称为次态 如果原输出状态Q?=?0，则G2输出为1; G1的两个输入端均为1，所以输出Q?=?0不变; 当 1，触发器保持原态不变。 如果原状态Q?=?1时，则 0,从而 G1输出Q保持1,不变。 由过去的状态决定现在状态的功能就是触发器的记忆功能 触发器输出Q=1 称为置1端 触发器输出Q=0 称为置0端或复位端 触发器输出 此种情况在使用中应禁止出现 【例】 设基本RS触发器的初态为0， 和 的电压波形 端的输出波形。 如图所示，试画出 Q 和 低电平置1 低电平置0 1，触发器保持不变。 时,输出为1,但当输入同时变为1时,输出不定 集成基本RS触发器74LS279 输入信号均为低电平有效 内部包含4个基本RS触发器 16 15 14 13 1