译码器和其应用.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
译码器及其应用 预习内容 实验目的 实验器件 实验原理 实验内容 实验重点 实验难点 实验报告 预习与思考题 预习内容 1.复习有关译码器和分配器的原理。 2.根据实验任务,画出所需的实验线路及记录表格。 实验目的 1.掌握中规模集成译码器的逻辑功能和使用方法. 2.熟悉数码管的使用. 实验器件 EEL-08组件(数字电子技术实验箱) +5V直流电源 逻辑电平开关 双踪示波器 连续脉冲源 逻辑电平显示器 拨码开关组、译码显示器 74LS138(2片)、CC4511 实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配,存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 1. 二进制译码器 A2A1A0为译码输入码,A2是高位。 利用译码器组成全加器线路 译码器作数据分配器和实现逻辑函数 脉冲分配器 上述图形实现的逻辑函数是 例3-5 74LS138实现 接线图 两个 3/8译码器组合成一个4/16译码器 试画出74LS138和门电路产生如下逻辑函数的逻辑图 实现逻辑函数的逻辑图 用一片3线—8线译码器74LS138构成一位全减器电路 1.列出真值表. 2.写出逻辑表达式. 3.画出电路图. 七段字型显示译码器 在数字系统中,常常要将测量或运算结果显示出来,故数字显示电路是许多数字设备不可缺少的部分。 共阴和共阳数码显示译码器 共阴连接 LED数码管 CC4511引脚功能说明 A、B、C、D — BCD 码输入端 a、b、c、d、e、f、g — 译码输出端,输出“1”有效,用来驱动共阴极LED数码管。 LT— 测试输入端,LT=“0”时译码输出全为“1”,这时数码管各段全部点亮,便可检查数码显示器的好坏。否则数码管是坏的。 BI— 消隐输入端,BI=“0”时译码输出全为“0” LE— 锁定端,LE=“1”时译码器处于锁定(保持)状态,译码输出保持在LE=0时的数值,LE=0为正常译码。 译码器还有拒伪码功能,当输入码超过1001时,输出全为“0”,数码管熄灭。 CC4511驱动一位LED数码管 实验内容 1.数据拨码开关的使用。 2.74LS138译码器逻辑功能测试。 3.74LS138构成时序脉冲分配器。 4.用两片74LS138组合成一个4线—16线译码器,并进行实验。 5.用译码器组成全加器:用译码器(74LS138)和与非门(74LS20)组成全加器,列出实测真值表,测试其逻辑功能。 6.设计用译码器实现F=A B+ BC,画接线图,列测试表格。 数据拨码开关的使用 将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码/驱动器CC4511的对应输入口,LE、BI、LT接至三个逻辑开关的输出插口,接上+5V显示器的电源,然后按功能表3.4.2输入的要求揿动四个数码的增减键(“+”与“-”键)和操作与LE、 BI、LT对应的三个逻辑开关,观测拨码盘上的四位数与LED数码管显示的对应数字是否一致,及译码显示是否正常。 74LS138构成时序脉冲分配器 参照图6-2和实验原理说明,时钟脉冲CP频率约为10KHz,要求分配器输出端的信号与CP输入信号同相。 画出分配器的实验电路,用示波器观察和记录在地址端A2、A1、A0分别取000~111这 8种不同状态时端的输出波形,注意输出波形与CP输入波形之间的相位关系。 两个 3/8译码器组合成一个4/16译码器 例如从左到右译码器的输入为0000,0000,0100,0000,0000,0000,1000,0000,第一片、第二片、第八片的译码器工作在灭零状态,故相应3位输入的“0”被熄灭,显示系统显示的是400.08。 六 下次实验预习要求 减法电路 全减器 01011 10101 -) 01010 An Bn Dn C*n为n位向n+1位的借位 C*n-1为n-1位向n位的借位 =1 =1 1 An Bn C*n-1 Dn C*n P-Q P-Q BO P Q BI An Bn C*n-1 Dn C*n 图3.8全减器逻辑图 逻辑符号 数码显示译码器 在数字系统中处理的是二进制信号,而人们习惯使用十进制的数字或运算结果,因此需要用数字显示电路,将数字系统的处理结果用十进制数字显示出来供人们观测、查看。 显示译码器主要由译码器和驱动器两部分组成,通常

文档评论(0)

kehan123 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档