第七章 ch06-MCS51系列微控制器.ppt

第6章 MCS-51系列微控制器 概述 CPU结构 存储器组织 P0~P3口 单片与总线工作方式 1、MCS-51系列微控制器概述 Intel 公司1981年推出，MCS(Micro Controller Series) 8位CPU ，含布尔处理器 内部时钟电路，外接晶振 ROM：无ROM型/基本型4KB/增强型8KB RAM：基本型128B/增强型256B 定时器：16位，基本型2个/增强型3个 并行I/O 口：P0~P3，4个8位并行I/O 串行口：全双工串行口1个 中断系统：中断源基本型5个/增强型6个，2个优先级 Intel 公司的MCS-51系列产品 ﹡8051 / 8751 / 8031 ﹡8052 / 8752 / 8032 ﹡80C51 / 87C51 / 80C31 ﹡80C52 / 87C52 / 80C32 简化的结构示意图 外形及引脚排列 2、 CPU结构 与运算相关的寄存器 ALU——运算部件 TMP2，TMP1——暂存器，对用户不透明 PSW——运算标志，处理器状态 ACC——累加器，A寄存器 B——通用寄存器，乘除运算 PSW的标志位 CY：进位标志，运算在最高位发生进(借)位，则该位为1状态；否则为0。 AC：辅助进位标志，两个8位数运算时，低四位向高四位进位，则AC=1，否则AC=0。用于BCD码加法后的调整，程序员不直接使用。 OV：溢出标志位，为1有溢出，为0则无溢出。 P：奇偶标志，累加器ACC中，“1”的个数为奇数则P=1；否则为偶数，P=0 。 F0：用户标志 RS1，RS0：通用寄存器选择位 与控制器相关的寄存器 PC——程序计数器，复位时初值为0000H。 SP——堆栈指针寄存器，8位。复位初值为07H，入栈递增1，出栈递减1，堆栈在内部RAM空间。 DPTR——数据指针寄存器，16位。访问扩展数据空间中的数据。 IR——指令寄存器，程序员不使用。 时钟电路 复位与复位状态 复位：通过电路，在上电或按下复位按钮时，使CPU处于已知的初始状态 PC的初值为0000H意味着什么？ 128/256个字节的RAM中的内容是否被复位到00H? 复位电路 3、MCS-51的存储器组织 具有多个独立的逻辑地址空间 程序代码与数据在不同空间 片内有一块多用途RAM 特殊功能寄存器提供对片内功能部件的访问 程序存储器配置（64KB ROM） 片内有一部分ROM 不足部分外部扩充 目前片内也可达64K /EA引脚的配置作用 掩膜ROM/FLASH OEM产品需要… 无ROM型 内部RAM与SFR 80~FFH有两个逻辑地址空间，CPU以指令的寻址方式区分。 多用途内部RAM通用寄存器组区 多用途内部RAM可位寻址RAM区 每个字节的8个位分别编址 CPU提供对单个位的访问方式 特殊功能寄存器SFR 除R0~R7(4组)以外，程序员可访问的任何寄存器都是在SFR逻辑空间编址，包括ACC，B，SP，PSW，DPTR 对应于并行口P0~P3有同名的寄存器提供访问； 定时器TMOD,TCON,TH0, TL0,TH1,TL1，T2CON,TH2,TL2, RCAP2H,RCAP2L 串行控制口SBUF,SCON 电源控制 PCON 中断控制寄存器IE,IP 4、MCS-51系列微控制器的P0~P3 P1口的结构（锁存器，三态门和驱动） 写状态“1”或“0”到引脚； 读引脚、读锁存器； “读——修改——写”操作； 可以字节操作，也可位操作。 读—修改—写 如CPU执行下列指令时 ANL P1，A 读：内部产生读锁存器操作信号，锁存器Q端数据进入内部数据总线； 修改：与累加器A进行逻辑运算之后产生结果； 写：将结果送回P1口的锁存器并出现在引脚。 读锁存器可避免因外电路造成误读。 准双向I/O口 1、P1口是通用的准双向I/O口。 2、输出高电平时，能向外提供拉电流负 载，不必再接上拉电阻。 3、当P1口用作输入时，须向口锁存器写入1。 P3的结构 类似于P1，P3也是准双向口； 具有第二功能，其操作通过相应的特殊功能寄存器； 剩余的第一功能用位操作。 P3口的第二功能引脚分布 P2口的结构 作为端口，与P1类似，准双向口； 根据指令的需要，控制MUX开关；输出高8位地址A8~A15，是总线功能（有些系统只需要低8位地址） P0口的结构 端口功能 低8位地址功能 数据总线功能 P0作地址/数据总线 在外部存储器访问周期， P0口分时传输低8位地址信息和数据信息，用作总线； 在地址（或数据）的输出阶段，硬件自动将MUX开关接至反相器的输出端，T1，T2呈推挽方式驱动，引脚电平跟随内部地址线（或数据线）的状态； CPU读总线阶段，硬件自动将MUX开关拨向锁存