数字电路数字电子技术，第2章.pptVIP

第二章 分析设计数字电路工具 2.1 逻辑代数 公式的证明方法： 二、逻辑代数的基本规则 3 .反演规则 三、逻辑函数的代数化简法 2.2 卡诺图化简法 二、卡诺图及其逻辑函数的卡诺图表示法 卡诺图的结构 3.用卡诺图表示逻辑函数 （2）从逻辑表达式到卡诺图 三、卡诺图化简法 4．卡诺图化简逻辑函数的另一种方法——圈0法 四、具有无关项的逻辑函数的化简 2．具有无关项的逻辑函数的化简 本章小结 一、VHDL的基本结构 定义元器件库 定义电路的输入/输出引脚 描述电路的内部功能 VHDL描述的最小和基本的逻辑结构中一般包含标准库及程序包、实体和结构体三部分。 2.3 VHDL硬件描述语言基础 举例：用VHDL语言描述一半加器的功能。 逻辑表达式是： VHDL程序如下：LIBRARY ieee； --ieee标准库说明 USE ieee.std_logic_1164.ALL； --程序包说明ENTITY adder IS --adder是实体名称PORT（a，b：IN std_logic； --定义输入/输出端口信号的类型 c，s：OUT std_logic）； END ENTITY adder； ARCHITECTURE ex1 OF adder IS --ex1是结构体名称BEGIN  s＜＝a XOR b； --赋值语句 c＜＝a AND b；END ARCHITECTURE ex1； 程序包 实体 结构体 2.3 VHDL硬件描述语言基础 实体的基本格式为：ENTITY 实体名 ISPORT（ 端口名称1：输入/输出状态 数据类型； 端口名称2：输入/输出状态 数据类型； …END 实体名；输入/输出状态有以下几种状态：（1）IN——输入量，信号进入电路单元。（2）OUT——输出量，信号从电路单元输出。（3）INOUT——信号是双向的，既可以进入电路，也可以从电路输出。（4）BUFFER——反馈量。 常用的端口数据的类型有位型（BIT）、位向量型（BIT_VECTOR）、标准逻辑位型（STD_LOGIC）及标准逻辑位向量型（STD_LOGIC_VECTOR等几种。 1．VHDL的实体（ENTITY）说明语句 2.3 VHDL硬件描述语言基础 结构体的基本格式为：ARCHITECTURE 结构体名 OF 实体名 IS 说明语句BEGIN 电路描述语句END 结构体名； 2．结构体（ARCHITECTURE ）说明语句 库是经编译后的数据集合，库的作用是使设计者共享编译过的设计结果，类似于传统设计中的元器件库。库的说明要放在程序最前面。库的调用语句格式为： LIBRARY 库名； 如对标准库IEEE的调用语句为： LIBRARY IEEE； 3．库（LIBRARY）与程序包（PACKAGE） 2.3 VHDL硬件描述语言基础 两个标准库STD和IEEE中包含的程序包 定义了基于STD_LOGIC与STD_LOGIC_VECTOR数据类型上的无符号的算术运算。 STD_LOGIC_UNSIGNED 定义了基于STD_LOGIC与STD_LOGIC_VECTOR数据类型上的有符号的算术运算。 STD_LOGIC_SIGNED 定义有符号与无符号数据类型，基于这些数据类型的算术运算符，如“+”、“—”、“*”、“/”、SHL、SHR等。 STD_LOGIC_ARITH 定义STD_LOGIC、STD_LOGIC_VECTOR等 STD_LOGIC_1164 IEEE 定义VHDL的数据类型，如BIT、BIT_VECTOR等。 定义了对文本文件的读写控制数据类型和子程序等。 STANDAED TEXTIO STD 定义的内容 程序包名 库名 常用库与程序包调用语句：LIBRARY ieee；USE ieee.std_logic_1164.ALL；USE ieee.std_logic_ arith.ALL；USE ieee.std_logic_ signed.ALL； 2.3 VHDL硬件描述语言基础 二. VHDL的语言元素 1．标识符与保留字 标识符是VHDL语言中符号