Formily讲解_2.pptVIP

设置Implementation Design 点击Implement按钮，在Read Design Files 中点击Verilog，出现Add verilog files对话框， 选择netlist_w_svf目录下的verlog网表文件mR4000.gates.v 点击Load Files加载网表文件mR4000.gates.v 加载Technology library 选择Read DB Libraries按钮，点击DB…按钮，出现Add DB Files对话框 选择lib目录下的tc6a_cbacore.db.db库文件，（确保Read as share library被选中）点击LOAD Files，加载库文件。 选择Set Top Design,在Choose a library中选择WORK (Design Library) 在Choose a design中选择顶层模块名mR4000 点击Set Top按钮。此时在Implementation出现绿色的对号符。 Match 检查reference design 和 Implemention design的比较点是否匹配 点击Match按钮，选择Run Matching按钮，进行匹配检查 Verify 选择Verify按钮，点击Verify All，进行形式验证。 用脚本运行 fm_shell -gui –f runme.fms |tee run.log Debug 由于验证失败，系统直接进入DEBUG工作区。在Failing Points的报告工作区里显示两设计的出不一致的比较点 验证失败的原因 引用synopsys公司 的IP核，而没有告诉工具其路径 不规范的设计输入 ，使得综合后的设计与原设计的功能不一致 在Failing Points的报告工作区内点击鼠标右键，选择Show All Cone Size ,在Size栏里显示每个compar point所包含的cell的数目 一般调试是从cell数目最小的compare point开始。在这里我们从第一个compare point开始。 选择错误点, 击鼠标右键，选择菜单中的view Logic Cones，出现Logic Cones View窗口。 在这个新窗口里显示的是reference design 和Imeplemention design的原理图， 观看这个原理图我们发现在Implementation的CLK网线是用红色标识的 在logic cone view中，用红色标识的net网线是表示错误的 Debug 由于验证失败，系统直接进入DEBUG工作区。在Failing Points的报告工作区里显示两设计的出不一致的比较点 在Failing Points的报告工作区内点击鼠标右键，选择Show All Cone Size ,在Size栏里显示每个compar point所包含的cell的数目 一般调试是从cell数目最小的compare point开始。在这里我们从第一个compare point开始。 形式化验证工具 Formality 电子工程学院 常立博 PPT模板下载：/moban/ 行业PPT模板：/hangye/ 节日PPT模板：/jieri/ PPT素材下载：/sucai/ PPT背景图片：/beijing/ PPT图表下载：/tubiao/ 优秀PPT下载：/xiazai/ PPT教程： /powerpoint/ Word教程： /word/ Excel教程：/excel/ 资料下载：/ziliao/ PPT课件下载：/kejian/ 范文下载：/fanwen/ 试卷下载：/shiti/ 教案下载：/jiaoan/ 形式化验证简介 1 2 Formality同其他的工具的区别 3 Formality使用范围 4 重要概念 5 内容 Formality工作流程 6 Formality操作方法 7 形式化验证的优点 形式化验证简介 形式化验证方法不需要仿真向量，通过数学方法比较实现与参考是否等价。 Reference Design Implementation Design ? Functionally Equivalent? module top (…); always @ (posedge clk) . . . endmodule 形式化验证的优点 不仅提高了验证的速度，可以在相当大的程度上缩短数字设