IO端口 复位.pptVIP

* 第2章 MCS-51系列单片机的硬件结构 上节回顾 2、外部总线；P0口如何分时输出地址线和数据线； 3、 MCS-51组成 4、时钟电路(内部方式) 5 、振荡周期、状态周期、机器周期、指令周期 6 、取指、执指时序(MOVX 在第二个机器周期丢失一个ALE信号) 1、引脚说明（ 32＋4＋2＋2 ） MCS-51系列单片机引脚 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/V PD RXD 、 P3 . 0 TXD 、 P3 . 1 INT0 、 P3.2 INT1 、 P3.3 T0 、 P3.4 T1 、 P3.5 WR 、 P3.6 RD 、 P3.7 XTAL2 XTAL1 V SS V CC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/V PP ALE/P ROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 8051 8751 8031 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Received data Transmitted data 片内片外程序存储器选择输出/编程电压输入 地址锁存有效信号输出端/编程脉冲输入 片外程序存储器读选通信号输出端 复位输入/备用电源输入 片内振荡电路输入端 片内振荡电路输出端 上节回顾 1、引脚说明（ 32＋4＋2＋2 ） 3、 MCS-51组成 4、时钟电路(内部方式) 5 、振荡周期、状态周期、机器周期、指令周期 6 、取指、执指时序(MOVX 在第二个机器周期丢失一个ALE信号) 2、外部总线；P0口如何分时输出地址线和数据线； (1)一个8位CPU；(2)一个片内振荡器及时钟电路； (3)4KB ROM程序存储器；(4) 128B RAM数据存储器； (5)两个16位定时器/计数器； (6)可寻址64KB(216)外部数据存储器和64KB外部程序存储器空间的控制电路； (7)32条可编程的I/0线； (8)一个可编程全双工串行接口； (9)具有5个中断源、两个优先级嵌套中断结构。 上节回顾 1、引脚说明（ 32＋4＋2＋2 ） 2、外部总线；P0口如何分时输出地址线和数据线； 3、 MCS-51组成 4、时钟电路(内部方式) 5 、振荡周期、状态周期、机器周期、指令周期 6 、取指、执指时序(MOVX 在第二个机器周期丢失一个ALE信号) 频率微调 2—12MHz 内部方式时钟电路 上节回顾 1、引脚说明（ 32＋4＋2＋2 ） 2、外部总线；P0口如何分时输出地址线和数据线； 3、 MCS-51组成 4、时钟电路(内部方式) 5 、振荡周期、状态周期、机器周期、指令周期 6 、取指、执指时序(指令字节数越多，执行时间越长？) 2.2.3 存储器 2.2.4 I/O端口 2.2.5 复位和复位电路 第2章 MCS-51系列单片机结构 2.2 MCS-51单片机内部结构 2.2.4 I/O端口 一、端口功能 1、P0口：P0口是一个三态双向口，可作为地址/数据分时复用口，也可作为通用I/O接口。低8位地址由ALE信号的负跳变使它锁存到外部地址锁存器中，而高8位地址由P2输出。 2、P1口：真正给用户使用的I/O口。 2K SRAM 3、P2口：通用I/O；提供高8位地址 4、P3口：作第一功能时，其功能同P1口，还具有第二功能。 引 脚 第 二 功 能 P3.0 串行口输入端 P3.1 串行口输出端 P3.2 外部中断0输入端，低电平有效 P3.3 外部中断1输入端，低电平有效 P3.4 定时器/计数器0计数脉冲输入端 P3.5 定时器/计数器1计数脉冲输入端 P3.6 外部数据存储器写选通信号输出端，低电平有效 P3.7 RXD TXD INT0 INT1 T0 T1 WR RD 外部数据存储器读选通信号输出端，低电平有效 二、端口操作 图3.1 P0口1位结构图 P0.x 地址 / 数据 控制 D Q 锁存器 CLK __ Q MUX 1 T1 T2 读引脚 内部总线 读 锁存器 向锁存器写 V CC N1 N2 三态缓冲器 输出控制电路 输出驱动电路 控制线为1 a、与门： A B Y ＆ A B Y 0 0 0 0 1 0 1 0 1 1 1 0 输入只要一个为0，结果就为0。 真值表 b、非门（反