数电_习题.pptVIP

3、构成一异步 2n 进制加法计数器需要 个触 发器，一般将每个触发器接成 型触发器。如果触发器是上升沿触发翻转的，则将最低位触发器 CP 端与 相连，高位触发器的 CP 端与 相连。 4. 时序逻辑电路按照其触发器是否有统一的时 钟脉冲控制分为 时序电路和 时 序电路。 5. 要组成模15计数器，至少需要采用 个触发器。 n 计数或T′ 计数脉冲输入端 邻低位 端 同步 异步 4 二、判断题 1. 异步时序电路的各级触发器类型不同。（ ） 2. 组合电路不含有记忆功能的器件。 （ ） 3. 模N计数器可用作N分频器。 （ ） 4. 把一个5进制计数器与一个10进制计数器串联 可得到15进制计数器。（ ） 5. 4位同步二进制加法计数器与4位异步二进制 加法计数器的状态转换表不同。（ ） × √ × × √ 6. 利用反馈归零法获得N进制计数器时，若为异 步置零方式，有短暂的过渡状态，不能稳定而 是立刻变为0状态。（ ） 7. 计数器的模是指对输入的计数脉冲的个数。 （ ） 8. 具有 N 个独立的状态，计满 N 个计数脉冲 后，状态能进入循环的时序电路，称之模N计 数器。( ) √ √ × 三、单项选择题 1. 下列电路中，不属于组合逻辑电路的是（ ）。 A.编码器 B.译码器 C. 数据选择器 D. 计数器 2. 同步时序电路和异步时序电路比较，其差异在于 后者( )。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 D B 3. 判断图题所示电路为 （ ） ： A.并行输入数码寄存器 B.左移位寄存器 C.右移位寄存器 D.串并行输入移位数码寄存器 D 4. 在下列逻辑电路中，不是组合逻辑电路的有（ ）。 A.译码器 B.编码器 C.全加器 D.寄存器 5. 判断图题所示电路为 （ ） ： A.并行输入数码寄存器 B.左移位寄存器 C.右移位寄存器 D.串并行输入移位数码寄存器 D A 6. 下列电路中，常用于数据串并行转换的电路为（ ）。 A.加法器 B. 计数器 C.移位寄存器 D.数值比较器 7. 判断图题所示电路为 （ ） ： A.数码寄存器 B.左移位寄存器 C.右移位寄存器 8. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放 在该寄存器中的数左移8位，完成该操作需要（ ）时间。 A.10μS B.80μS C.100μS D.800ms B C B 9. N个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 10. 8位移位寄存器，串行输入时经（ ）个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11. 判断图题所示电路为何种计数器（ ）。 A.异步二进制减法 B.同步二进制减法 C.异步二进制加法 D.同步二进制加法 B D A 12. 用二进制异步计数器从0做加法，计到十进制数178， 则最少需要（ ）个触发器。 A.6 B.7 C.8 D.10 13. 某数字钟需要一个分频器将32768HZ的脉冲转换为1HZ 的脉冲，欲构成此分频器至少需要（ ）个触发器。 A.10 B.15 C.32 D.32768 14. 判断图题所示电路为何种计数器（ ）。 A.异步二进制减法 B.同步二进制减法 C.异步二进制加法 D.同步二进制加法 C B A 15. 判断图题所示电路为何种计数器（ ）。 A.异步二进制减法 B.同步二进制减法 C.异步二进制加法 D.同步二进制加法 16. 一位8421