第5讲 存储器wy01.pptVIP

第四章 存 储 器 10.26 4.1 现代高档微机系统的存储器体系结构 4.2 半导体存储器的分类与选用原则 5.2.1 半导体存储器的分类 5.2.2 存储器芯片的选用原则 4.2.1 半导体存储器的分类 Flash ROM的特点: 4.2.2 存储器芯片的选用原则 4.3 存储器芯片和存储条的接口特性 4.3.1 各类存储芯片的接口共性 2. 与CPU的连接特性 4.3.2 DRAM接口的特殊性 DRAM是靠电荷存储器件(或电容)存储信息，由于电容存在漏电现象，不停电也会导致信息丢失。 DRAM芯片集成度高，存储容量大，为节省外部引脚，其地址输入一般采用两路复用锁存方式。 DRAM读写简化电路示意图： 2. DRAM存储条及其接口特性 DRAM存储条实物样例 4.4 主存储器系统的构成原理 4.4.1 存储器结构的确定 1. 双体存储器结构示例（80286存储器） 2. 8体存储器结构示例（Pentium存储器） 4.4.2 存储器芯片的选配 位扩展 字扩展 字位扩展 4.4.3 存储器接口设计 2.存储器接口设计举例 4.5 高速缓存器（Cache)基本原理 4.5.1 Cache的基本结构和工作原理 4.5.2 Cache与内存的映像关系 4.5.3 高速缓存器的读/写操作 2. Cache的写过程 (1) 通写(Write-Through)法 优点：简单，能保持主存与Cache副本的一致性，Cache中任意页的内容都可被随时置换，决不会造成数据丢失的错误； 缺点：每次Cache写插入慢速的访主存操作，影响工作速度。 (2) 回写法 (3) 只写主存 4.6.2 虚拟存储器的管理与保护机制 1.虚拟存储器的管理 3.页部件中的TLB结构及原理 外译码(选片) 译码 允许 译码 输入 内译码(选单元) A19 A18 A17 A16 A15 A14 A13 A12 ROM(1) ROM(2) ROM(3) ROM(4) 000～FFF A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM(5) ROM(6) ROM(7) ROM(8) 000～FFF 000～FFF 000～FFF 000～FFF 000～FFF 000～FFF 000～FFF (全0到全1) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 （2）根据要求列出存储器地址分配表 (3) 确定译码电路 片选译码电路 1 A12 A13 A14 A15 A16 A17 A18 A19 1KΩ +5V C B G2A G1 A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 F8000～F8FFFH F9000～F9FFFH FA000～FAFFFH FB000～FBFFFH FC000～FCFFFH FD000～FDFFFH FE000～FEFFFH FF000～FFFFFH 74LS138 G2B IO/M (4) 存储器电路 1 A12 A13 A14 A16 A15 WAIT IO/M A17 A18 A19 1kΩ Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C G2A G2B G1 74LS138 +5V A0～A11 2732 32K×8bit D0～D7 CS CS OE CS RD CS CS CS CS CS 解：该例SRAM芯片字长不足8位,需用2个芯片为一组进行位扩展后，再进行字扩展。 92000～93FFFH 0 000～1 FFFH 1 0 0 1 0 0 1 1#、3# 90000～91FFFH 0 000～1 FFFH 1 0 0 1 0 0 0 0#、2# A12 A11 ～ A0 A19 A18 A17 A16A15A14A13 地址范围 位分配 芯片组 例 试用8K×4位的SRAM芯片为某8088微机系统构成一个16KB的RAM存储器，RAM的起始地址为90000H。 (1)列出各芯片组的地址范围和存储器地址位分配 (2) 用门电路译码来产生2个芯片组