课程设计报告—数控函数信号发生器.doc

  1. 1、本文档共34页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
课程设计报告—数控函数信号发生器

课 程 设 计 报 告 设计题目:数控函数信号发生器 专 业: 通 信 工 程 学 生 姓 名: 张 苏 班 级 学 号: 指 导 教 师: 李 家 虎 指 导 单 位:电工电子实验中心 日 期:2007 年9月26日第1章.技术指标………………………………………………………………1 1.1 系统功能要求…………………………………………………………1 1.2 系统结构要求…………………………………………………………1 1.3 电气指标及设计条件…………………………………………………1 第2章.整体设计方案…………………………………………………………2 2.1 整体方案………………………………………………………………2 2.2 整体方框图及原理……………………………………………………3 2.3 方案比较………………………………………………………………5 2.4 整机元件清单…………………………………………………………5 第3章.单元电路设计…………………………………………………………6 3.1 时钟电路设计…………………………………………………………6 3.2 锁相频率综合器电路设计……………………………………………6 3.3 线性-函数数值编码转换电路设计…………………………………11 3.4 波形选择和指示电路设计……………………………………………1 3.5 D/A转换电路(双极性输出)设计…………………………………1 3.6 幅度控制电路设计……………………………………………………1 3.7 输出阻抗产生电路设计………………………………………………第4章.测试与调整…………………………………………………………1 4.1 时钟电路测试…………………………………………………………1 4.2锁相频率综合器电路测试…………………………………………… 4.3 线性-函数数值编码转换电路测试………………………………… 4.4 D/A转换电路(双极性输出)测试………………………………… 4.5幅度控制(AGC)电路测试……………………………………21 第5章.设计小结……………………………………………………………22 5.1 设计任务完成情况……………………………………………………22 5.2 问题及改进……………………………………………………………22 5.3 心得体会………………………………………………………………23 5.4 对于一些问题的探讨…………………………………………………23 致谢……………………………………………………………………………24 附录一 整体电路图…………………………………………………………附 附录二 E2PROM中烧写数据的C++语言代码……………………………25 附录三 E2PROM中的烧写数据(包括曲线拟合与误差分析)……………28 参考文献………………………………………………………………………30 第1章 技术指标 1.1 系统功能要求 1.2 系统结构要求 系统结构1.3 电气指标及设计条件 1.3.1 基本指标 1、取样点为256的情况下输出正弦波、锯齿波、三角波和方波;2、输出幅度为Uopp=5V;、输出频率可控范围:Hz~800Hz,256级可调1~100);、输出信号幅度可以数控,4级可调1.25V、2.5V、3.75V、5V;、输出频率可控范围:Hz~8KHz,1000级可调1~1000)。、电源电压为±5V;第2章 整体设计方案 2.1 整体方案 开关拨码开关Ω输出电阻。 2.1.2 方案二:基于混频锁相频率合成的数控函数信号发生器 考虑到短稳和长稳是PLL工作时两个极其重要的指标。而在用PLL实现频率综合器时,如果电路的分频比跨度过大(其定性的衡量可以近似使用PLL频率合成器的输出带宽比上最大频率),将会导致环路阻尼因子ξ (此物理量和环路的稳定性有很大的关系)在不可接受的极大的范围内变化。最终导致PLL的短稳极差。 考虑到这一点,笔者提出方案二。 方案二和方案一最大的区别在于频率综合器的设计是采用混频器和PLL相结合的设计方案。 本方案中PLL产生4MHz~5MHz,步长为1KHz的数字信号。然后和一个4MHz基准时钟源混频。输出经过双/单端变换后,通过1个7阶的切比雪夫LPF。再经放大形成符合CMOS电平标准的数字信号。 其余部分同方案一。 2.2 整体2.2.1 方案一:基于直接锁相频率合成的数控函数信号发生器 32.768KHz的石英晶体经过CD4060的16分频后产生2.048KHz的基准数字时钟

文档评论(0)

sandaolingcrh + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档