计算机组成原理No4数据的表示和运算-5.ppt

* 2.4?算术逻辑单元ALU (2) 双重分组跳跃进位链 n 位全加器分若干大组，大组中又包含若干小组。每个大组中小组的最高位进位同时产生。大组与大组之间采用串行进位。 以 n = 32 为例 1 3 2 4 5 6 7 8 第 一 大 组 第 二 大 组 C31 C27 C23 C19 C15 C11 C7 C3 * 2.4?算术逻辑单元ALU (3) 双重分组跳跃进位链 大组进位分析 C3 = d3 + t3C2 = d3 + t3d2 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1 以第 8 小组为例 D8 小组的本地进位,与外来进位无关 T8 小组的传送条件,与外来进位无关 C-1传递外来进位 D8 T8 C-1 = + C7 = D7 + T7C3 C11= D6 + T6C7 进一步展开得 C15 = D5 + T5C11 C3 = D8+T8C-1 C7 = D7+T7C3= D7+T7D8+T7T8C-1 C11 = D6+T6C7 C15 = D5+T5C11 第 7 小组 第 6 小组 第 5 小组 同理 = D6+T6D7+T6T7D8+T6T7T8C-1 = D5+T5D6+T5T6D7+T5T6T7D8+T5T6T7T8C-1 * 2.4?算术逻辑单元ALU (4) 双重分组跳跃进位链的大组进位线路 以第 2 大组为例 T5 T6 ≥1 ≥1 ≥1 ≥1 ≥1 1 1 1 C-1 第 5 小组 第 6 小组 第 7 小组 第 8 小组 D5 D6 D7 T7 D8 T8 C15 C11 C7 C3 * 2.4?算术逻辑单元ALU (5) 双重分组跳跃进位链的小组进位线路 以第 8 小组为例,只产生 低 3 位 的进位和 本小组的 D8 T8 C2 C1 C0 D8 T8 1 ≥1 ≥1 ≥1 ≥1 1 1 1 C-1 1 d3 t3 d2 t2 d1 t1 d0 t0 * 计算机组成原理 Principles of Computer Composition * 第二部分 数据的表示和运算 2.1 数制与编码 2.2 定点数表示和运算 2.3 浮点数表示和运算 2.4 算术逻辑单元ALU * 2.4?算术逻辑单元ALU 一、基本逻辑符号 A B F A B F ≥1 1 F A A B F A B F ≥1 =1 A B F 表达式 F=AB F=A+B F= A?B A B F A B F 国标 惯用 国外 与 或 非 与非 或非 异或 逻辑 符号 A B F A B F ? A F A F A A B F B F A B F ? A B F A B F A B F ⊕ * 2.4?算术逻辑单元ALU 一、ALU 电路 ALU Ai Bi Fi … Ki 组合逻辑电路 Ki 不同取值 Fi 不同 M = 0 算术运算 M = 1 逻辑运算 S3 ~ S0 不同取值，可做不同运算 四位 ALU 74181 181为算术逻辑单元/函数产生器（32个功能），共有54181/74181、54S181/74S181，54LS181/74LS181三种线路结构形式。 * 2.4?算术逻辑单元ALU 算术/逻辑运算单元ALU，其基本逻辑结构是先行进位加法器，通过改变其输入端Ai和Bi来实现算术运算和逻辑运算功能。 怎样实现算术运算和逻辑运算呢？ 基本思想：一位全加器FA的逻辑表达式： Fi Ci Ci+1 Fi Cn+i Cn+i+1 i i+1 i i i i+1 * 2.4?算术逻辑单元ALU Ci Ai Bi Fi Ci+1 输 出 输 入 0 1 1 0 1 0 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 1 1 1 0 1 0 1 1 1 1 1 1 全加器真值表 化简？ F * 2.4?算术逻辑单元ALU F * 2.4?算术逻辑单元ALU 基本的二进制加法/减法器 * 2.4?算术逻辑单元ALU 为了实现多种算术逻辑运算，可将Ai和Bi输入一个函数发生器（进位传递函数和进位产生函数）得到输出Xi和Yi，作为一位全加器的输入。 i i+1 i i i i+1 Fi＝Xi⊕Yi⊕Ci C i＋1＝XiYi＋YiCi＋XiCi 使得逻辑表达式为： * 2.4?算术逻辑单元ALU XiY