数电知识之锁存器与触发器.pptVIP

数电知识—锁存器和触发器 本章重点内容: 掌握触发器、锁存器的分类； 了解各种触发器、锁存器的电路结构、工作原理及动作特点； 掌握各种触发器的逻辑功能及功能的相互转换。;5.1 概述; 由于采用的电路不同，触发的信号的触发方式不同：电平触发、脉冲触发和边沿触发三种。 分类：根据触发器逻辑功能的不同分为： SR触发器 JK触发器 D触发器 T触发器 根据锁存器的逻辑功能不同分为 SR锁存器和D锁存器;锁存器与触发器电路都有两个互补的输出端Q和Q ，其中Q的状态定义为其输出状态。 将触发器在接收信号之前所处的状态称为现态（初态），用Qn表示；而将接收信号之后建立的新的稳定状态称为次态（新态）以Qn+1表示。 锁存器与触发器的差异： 锁存器对脉冲电平敏感的存储单元电路，它只在输入脉冲的高电平（或低电平）期间对输入信号敏感并改变状态。 触发器对脉冲边沿敏感的存储单元电路，它只在触发脉冲的上升沿（或下降沿）瞬间改变其状态。;A、SR锁存器 1、基本SR锁存器 I、由与非门构成的SR锁存器;5.2 锁存器;工作原理：;结论1： R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都将变成0状态，这种情况称将锁存器置0或复位。R端称为锁存器的置0端或复位端。;结论2： R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都将变成1状态，这种情况称将锁存器置1或置位。S端称为锁存器的置1端或置位端。;结论3： R=1、S=1时：根据与非门的逻辑功能不难推知，锁存器保持原有状态不变，即原来的状态被锁存器存储起来，这体现了锁存器有记忆能力。;结论4： R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本SR锁存器的约束条件。;II、由或非门构成的基本SR锁存器 逻辑图 逻辑符号;5.2 锁存器;2、逻辑门控SR锁存器（同步SR锁存器） 这种锁存器在基本SR锁存器前增加了一对逻辑门。;工作原理：;5.2 锁存器;5.2 锁存器;特征方程（特性方程）： 波形图：;B、D锁存器 1、逻辑门控D锁存器 这种锁存器能消除SR锁存器中不确定状态。;5.2 锁存器;2、传输门控D锁存器;A、主从触发器 主从触发器是目前使用较多的触发器之一，它克服了同步RS触发器抗干扰能力差的特点，提高了电路的可靠性。主从触发器由两级触发器构成，其中一级接收输入信号，其状态直接由输入信号决定，称为主触发器，还有一级的输入与主触发器的输出相连，其状态由主触发器的状态决定，称为从触发器。;I、由两个同步SR触发器组成的主从触发器;1）组成：与非门1、2、3、4构成主触发器，与非门5、6、7、8构成从触发器。时钟CP直接作用于主触发器，反相后作用于从触发器。;2）工作原理： a）当CP=1时，主触发器的输入门G1和G2门打开，主触发器根据SR的状态进行翻转，而对于从触发器，CP经G9反相后加于它的输入门为0电平，G5和G6门封锁，其状态不受主触发器输出影响，或者说保持状态不变。;5.3 触发器的电路结构和工作原理;5.3 触发器的电路结构和工作原理;结论： 1、由两个同步SR触发器组成主从触发器，它们受互补的时钟脉冲控制； 2、只在时钟脉冲的跳变沿触发翻转； 3、对于负跳沿触发的，输入信号必须在CP正跳沿前加入，为主触发器触发翻转作好准备，而CP正跳沿后的高电平要有一定的延迟时间，以确保主触发器达到新的稳定状态；同理，CP负跳沿使从触发器发生翻转后，CP的低电平也必须有一定的延迟时间，以确保从触发器达到新的稳定状态。;II、由传输门组成的CMOS主从触发器;工作原理： 1、CP正跳变后，TG1导通，TG2截止，输入信号D送入主锁存器。假设D为1时，经TG1传到G1的输入端，使 Q’=1。同时，TG3截止，TG4导通，显然G3输入端和G4输出端经TG4连通，使从触发器维持在原来的状态不变。;2、CP负跳