毕业答辩基于WilkinsonADC的多通道模数变换ASIC的设计与实现-Indico.ppt

2014卓越中心考核报告 魏 微 中科院高能所 实验物理中心电子学组 * 主要负责工作 完成领导交付的各项工作 电子学组副组长，负责ASIC设计相关工作 完成组内各项日常工作， 召集电子学组ASIC例会，各项ASIC相关技术讨论 组织两次同清华、科大、近物所的ASIC设计研讨会 北方光源像素探测器预研前端ASIC读出芯片负责人 完成四版芯片的主要设计、版图和主要测试工作 倒装焊工艺的测试、评估和联系工作 共同完成Sensor+ASIC的联调测试：铁源、同步束流测试 江门中微子实验PMT读出ASIC研究子课题负责人 波形采样芯片整体设计和方案确定，完成主要单元的具体设计 组织清华、科大等合作单位共同设计，组织例会讨论 ATLAS像素探测器升级IHEP-CPPM合作中方联系人 参加每周例会 同SMIC设计合作的三方联系 参加nEXO项目相关设计和技术讨论 * 北方光源硅像素探测器预研 针对同步辐射应用，力争实现实用化的硅像素探测器系统 通过数年的前期研究，参加国际合作，在读出电子学方面已有一定基础，通过该项目的研究，希望掌握像素读出芯片设计和测试的关键核心技术 项目时间：2012~2015 探测器整体方案基于成熟的混合型像素探测器结构，即全耗尽体硅传感器+倒装焊连接+像素ASIC读出芯片方案 * 项目验收指标 灵敏面积：8cm×8cm 像素尺寸：200μm× 200μm 帧刷新率： 100Hz 动态范围：20bit 能量范围：8~20keV 项目设计指标 灵敏面积：8cm×8cm 像素尺寸：150μm× 150μm 帧刷新率：1kHz 动态范围：20bit 能量范围：8~20keV 任务完成情况——同步硅像素读出芯片 读出芯片设计 2013.7 完成读出芯片v1.0（负极性）设计流片，12×20阵列 2013.9 完成读出芯片v1.1（正极性）设计并提交流片，12×20 2013.11 完成双阈值多色模式读出芯片第一版设计并提交流片，针对后续项目发展预研 2014.1 将设计工艺由Chartered移植至SMIC工艺v1.2 读出芯片测试 完成测试Firmware的设计和调试，完成部分测试数据处理和刻度的算法 完成以上四版芯片的纯芯片测试工作，芯片工作均正常，且和仿真结果相符 共同完成Sensor+ASIC打线后的联调测试，包括铁55放射源测试和同步光束流测试，未发现芯片设计的显著问题 读出芯片阶段性结果通过了项目专家评审 已完成工程批最终尺寸的流片，将于年底进行样机模块的测试 * 当前进展——纯芯片测试 * ASIC读出芯片版图 ASIC读出芯片实物图和打线连接 ASIC读出芯片测试环境 ASIC读出芯片测试子、母板 读出芯片测试（纯芯片） 刻度前S-curve、阈值分布直方图、噪声分布直方图，共24×8=192像素 采用统一阈值时，阈值分布标准差为161.8e-，噪声平均值为87.3e- 刻度后，阈值分布标准差为22.9e-，显著改善，噪声平均值为88.4e-基本不变 * 刻度前 S-curve 刻度前 阈值 刻度前 噪声 刻度后 S-curve 刻度后 阈值 刻度后 噪声 最高帧刷新率 * S-curves @clk=500kHz, scan step=100e, 50e S-curves @clk=30MHz, scan step=100e, 50e 阈值设定在之前寻找的最小无噪声触发可甄别电荷处 增加系统时钟至30MHz（母板的上限频率），噪声平均值未发现明显增加，表明没有显著时钟串扰 按此系统时钟频率，芯片最高帧刷新率可达1.8kHz（72×104阵列规模，按9个并行输出计算） 当前进展——Sensor联调和束流测试 * Sensor+ASIC利用打线连接 Sensor+ASIC在同步束流上进行联合测试 8×8 Sensor原型片（by 微电子所） 正在束线轨道上准直的被测ASIC芯片 Sensor联调模拟波形 * 高计数率情况成形输出和甄别输出 计数率＞1.5MHz/pixel 未发现明显饱和 @BSRF 1W2B 单光子成形输出和甄别输出 @55Fe源（5.9keV） @Hall 3 单光子成形输出和甄别输出 @束流能量8keV @BSRF 1W2B Counting vs 甄别阈 @ 束流能量 18keV 16keV 14keV 12keV 10keV 8keV 实测性能和目标芯片指标对比 * 对比指标 Pilatus I chip Pilatus II chip 本设计 像素尺寸 217μm×217μm 172μm×172μm 150μm×150μm 像素阵列 44×78 60×97 72×104 帧刷新率 10Hz (Pilatus 1M) 30Hz (Pilat