第2章80x86微处理器概要.ppt

第2章 Intel 80x86微处理器 §2.1 8086/8088 CPU的结构 §2.2 8086/8088 CPU的引脚信号和工作模式 §2.3 8086存储器系统 §2.4 8086/8088 的主要操作功能 §2.5 80X86微处理器 （1）通用寄存器组（16位） （2）专用寄存器组 §2.3.1 存储器结构 8086/8088系统中存储器按字节编址，可寻址的存储器空间为1MB。因此每个字节所对应的地址应是20位（二进制数），这个20位的地址称为物理地址。 2. 存储器中的逻辑地址和物理地址 §2.3.2 堆栈概念及8086堆栈 1. 堆栈概念 堆栈是在内存中开辟的一个特定的区域，用以存放CPU寄存器或存储器中暂时不用的数据。它也是一种数据结构，只允许在其一端进行数据插入或删除操作的线性表。 堆栈的类型：向上生长型和向下生长型。 2. 8086堆栈 8086系统中的堆栈属于向下生长型（SP减2）。它在内存中所处的段称为堆栈段，其段基址存放在堆栈段寄存器SS内。 §2.2.1 8086/8088CPU的引脚信号和功能 §2.2.2 最小工作模式 §2.2.3 最大工作模式 QS1和QS0指令队列状态信号 这两个信号提供总线周期的前一个状态中指令队列的状态。 RQ/GT1, RQ/GT0 总线请求信号（输入）/总线请求允许信号（输出） 可供CPU以外两个协处理器用来发出使用总线请求和接收CPU对总线请求信号的回答信号。这两个应答信号都是双向的 。 §2.4.1 系统的复位和启动操作 8086/8088的复位和启动操作是在RESET引脚上加上触发信号来执行的。 复位信号（RESET）至少有4个时钟周期的高电平，如果是初次加电的启动，则要求有大于50μs的高电平。 §2.5 80286微处理器 1. 80286 微处理器 高速缓冲存储器（Cache） 命中率：在CPU访问Cache时，所需信息恰好在Cache中的概率。 Cache与内存的空间比为1:128 2. Pentium机的寄存器结构 内部寄存器均为32位 8086为40引脚双列直插式封装，某些引脚具有双重功能，称为引脚复用。 分时复用： 在同一个总线周期中不同的时钟周期内功能不同。 模式复用： 根据工作模式的不同引脚定义不同。 AD15~AD0 地址/数据复用总线引脚，双向，分时复用 构造总线必须加锁存器，8088的高8位不做 复用，地址引脚是单向的。 A16/S3~A19/S6 地址/状态复用引脚，单向，分时复用访问 存储器。在总线周期的T1时刻，做高4位 地址，T2、T3、TW、T4状态时，用于输出 状态信息。 S5=1，允许可屏蔽中断 S5=0，禁止一切可屏蔽中断 S6=0，8086/8088当前与总线相连 §2.2.1 8086/8088 CPU的引脚信号和功能 DS 1 1 CS 0 1 SS 1 0 ES 0 0 S3 S4 BHE/S7 高8位数据总线允许/状态复用引脚，T1时刻，输出低电平，表示总线高8位AD15～AD8上的数据有效。在T2～T4期间，输出S7状态（S7在8086芯片中未被定义）， §2.2.1 8086/8088 CPU的引脚信号和功能 NMI 非屏蔽中断，输入，上升沿有效。 当该引脚出现有效信号时，CPU执行完指令后，立即响应中断，不受IF影响，软件也屏蔽不掉，中断类型号是2。 INTR 可屏蔽中断，输入，高电平有效。 CPU在执行每一条指令的最后一个时钟周期采样该引脚，若为高电平（若IF=1），则响应中断。 CLK 时钟，输入 CPU和总线控制的基准定时脉冲其频率为4MHz、5MHz、8 MHz、10 MHz等 ，CPU的所有操作都是在时钟同步下进行的。 RESET 复位信号，高电平有效 8086/8088要求复位信号至少维持4个时钟周期的高 电平，以完成CPU内部寄存器的复位操作。复位后 CPU从FFFF0H单元启动，在此处安排一条长转移指令， 使CPU执行一条特定的启动程序，称为引导程序。 §2.2.1 8086/8088 CPU的引脚信号和功能 §2.2.1 8086/808