第6章中规模时序电路_zzw概要.pptVIP

数字逻辑电路 6.2 计数器 6.2.1 同步计数器 1、同步加法计数器 同步4位二进制加法计数器 CT74LS161逻辑符号 为预置输入端， =L，对应框内M1为1，执行方式1，在控制关联C5即CP↑共同作用下（1，5D）将数据A~D装入QA~QD，是同步预置方式； =H，框内M2为1，执行方式关联2，在与关联G3、G4（ET=EP=H）共同作用下进行加1计数（CP↑，/2，3，4+），若ET、EP有L输入，CP不起作用，计数器保持状态不变； CO是计数器的进位输出，只有在ET=H（与关联G3）、CT=15即QDQCQBQA=HHHH时才有高电平有效输出（CO=H）。 计数分频器总定性符号 计数长度是16，也可用CTR4表示（16=24）； 异步清除端 6.2.2 异步计数器 异步二-八-十六进制 计数器CT74LS293的符号 下跳沿触发 该电路分为DIV2和DIV8两部分，也称为“÷2、÷8”电路。 DIV2部分只有一个触发器，组成T触发器，由CPA加入计数脉冲，输出为QA，每个计数脉冲的下降沿使QA状态翻转一次； DIV8部分由3个触发器组成8进制加法计数器，计数脉冲加入CPB，输出为QB、QC、QD； 如果将QA信号接到CPB，就组成了4位二进制计数器，使用较为灵活； 计数器有两个清除输入端R0（1）和R0（2），通过一个与门对计数器清零，就是说只有这两个信号都为‘H’时，QA~QD才全被置0。异步复位 异步计数器的特点是计数脉冲不是加在每个触发器的CP端，因而各触发器的状态转移不是在同一脉冲触发下发生。 异步二-八-十六进制计数器 CT74LS293的符号 下跳沿触发 CT74LS197的符号 下跳沿触发，异步置数 异步二进制计数器CT74LS197 比CT74LS293多了4个预置输入端及其控制端。 6.2.4 N进制计数器的组成 N进制计数器: 计数模M≠2i的计数器,也称为非二进制计数器，N 进制、任意进制计数器。 N进制计数器的组成： 改造二进制和十进制计数器 实现； 计数模 M 较大的计数器可用多级计数器级联实现。 改造二进制和十进制计数器的方法有： 置数法 复位法 1、用复位法组成N进制计数器 例6-9 用复位法将CT74LS161 组成十二进制计数器。 ET、EP、 接高电平使CP能触发计数，置数功能无效。 Q3Q2Q1Q0=11××时，与非门G输出为0，并反馈到复位端 ，立即使触发器状态变为0000，并解除复位功能。 过程波形如下图。 复位脉冲非常窄，可靠性差，用脉冲展宽电路改进，增加复位的可靠性。 例6-10 用复位法将CT74LS163组成十二进制计数器。 ET、EP、 接高电平，复位信号产生于Q3Q2Q1Q0=1011， 而复位动作的执行是在第12个CP上升沿出现时，并且占用CP的一个周期，因而1011状态是计数循环中的一个状态。复位过程示于下图。 全状态图也不同于例6-9。 2、用置数法组成N进制计数器 例6-11 用置数法将CT74LS161组成十二进制计数器。 CT74LS161的 ET、EP、 接高电平 当电路状态为1011时，与非门G的输出为L，并反馈到置数端 ，Q3Q2Q1Q0=0000操作是与CP 脉冲同步的，它占用一个CP 时钟周期。全状态图与例6-10 相同如下。 方法一： CT74LS161的 ET、EP和 接高电平，利用进位输出CO反馈到 端，CO在状态1111时为高电平，需要加一个非门将高电平的CO反相为 所需的低电平作为置数信号，右图是用此法组成的十二进制计数器及其全状态图。 方法二： 例6-12 用置数法将CT74LS161组成十三进制计数器。 CT74LS161的 ET、EP和 接高电平，当电路状态为1100时，与非门G的输出为L，并反馈到置数端 ， Q3Q2Q1Q0=0000操作是与CP 脉冲同步的，它占用一个CP 时钟周期。全状态图如右。 例6-13 用置数法将CT74LS161组成九进制计数器。 CT74LS161的 ET、EP和 接高电平，当电路状态为1100时，与非门G的输出为L，并反馈到置数端 ， Q3Q2Q1Q0=0100操作是与CP 脉冲同步的，它占用一个CP 时钟周期。全状态图如右。 分析和设计计数器需要注意以下几点： (a) 用复位法时，要认清所用芯片是同步还是异步复位。同步复位过程占用计数脉冲一个周期，产生复位的状态应是计数循环的一个状态；异步复位过程不占用计数脉冲一个周期，产生复位的状态不应算计数循环的一个状态。 (