第7章组合逻辑电路概要.ppt

7.1.1 组合逻辑电路的分析 7.1.1组合电路的分析步骤是： ①根据指定的逻辑电路图写出输出函数； ②根据输出函数列真值表； ③分析真值表并说明电路的功能以及改进的方案。 例：分析下面电路，从真值表中可以看出这是一个“三输入不一致”电路。 7.1.2组合电路的设计 步骤是： ①根据题目的要求定义输入变量和输出变量﹑列真值表，写出函数的标准与或式； ②根据指定使用的器件类型进行化简，若未指定器件类型，则器件可以任选； ③画逻辑电路图。 7.1.3组合电路中的险象及其消除方法 信号通过门电路会有时间上的延迟，信号经过不同路径到达终点有先有后，这种现象被称作竞争。由于竞争而产生的错误输出就是险象。 公式判别法： 1（1-0-1）型险象 0（0-1-0）型险象 卡诺图判别法：任意两个卡诺圈之间“相邻”就有可能存在险象。 消除险象的方法有：增加多余项，引入选通脉冲、接入滤波电容等。 例：在原电路基础上增加多余项BC克服险象 重新化简并设计的电路不出现险象 7.2.2 数值比较器 下面是四位比较器扩展为八位比较器的逻辑图 下面是将数字键K0～K9分别代表十进制数0～9转换为8421BCD的编码器。 二～四译码器 例：八选一选择器做函数发生器用 7.3 可编程组合逻辑器件 7.3.1只读存储器ROM ROM——非易失存储器，保存一些不变的数据和实现函数发生器。 ROM 由固定的“与阵列”构成最小项发生器，存储体是可编程的“或阵列”。 例： 用ROM 实现的从8421BCD 码到 2421BCD 码的代码转换电路。 7.3.2可编程组合逻辑阵列PLA 的应用 PLA由“可编程的与阵列”和“可编程的或阵列”组成。编程之前先将函数化简为“最简与或式”，然后在与阵列和在或阵列上分别编程实现。 例 设计用PLA 实现求三位二进制数平方的计算器。 例：设计用PLA 实现求三位二进制数平方的计算器。 7.2.5.1 数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 7.2.5 数据选择器和数据分配器 4选1数据选择器 逻辑图 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 集成8选1数据选择器74LS151 例 分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数： 解 （1）用8选1数据选择器74LS151实现。 列出函数的真值表。将输入变量A、B、C分别对应地接到8选1数据选择器74LS151的3个地址输入端A2、A1、A0。对照函数的真值表和74LS151的真值表可知，将数据输入端D0、D3、D4、D5接高电平1，D1、D2、D6、D7接低电平0即可。 （2）用4选1数据选择器74LS153实现。 以A、B为变量列出函数的真值表。 将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。 7.2.5.2 数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 1路-4路数据分配器 逻辑图 ROM的分类 掩膜ROM：不能改写。 PROM：只能改写一次。 EPROM：可以改写多次。 存储器的分类 RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。 ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。 7.3 可编程组合逻辑器件 E2PROM：不用取下就可以可以改写。 闪速存储器（flash memory) ROM的结构及工作原理 1、ROM的结构 存储容量＝字线数×位线数＝2n×b（位） 存储单元地址 2、ROM的工作原理 4×4位ROM 地址译码器 存储体 存储内容 随机存取存储器（RAM）可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器ROM相比，RAM最大的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。 　　RAM由存储矩阵、地址译码器、读／写控制电路、输入／输出电路和片选控制电路等组成。实际上RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。 　　当单片RAM不能满足存储容量的要求时，可以把若干片RAM联在