FPGA_ASIC-高速信号采集和数据形成系统硬件设计.pdfVIP

高速信号采集与数据形成系统硬件设计 冀娜娜，马小兵，梁淮宁 （中国科学院电子学研究所六室北京 100080 ） （中国科学院研究生院北京 100039 ） 摘要：本文结合数据采集系统在雷达视频回波信号处理中的应用，介绍了基于 XINLINX 公司最新一代 FPGA—Vertex5 和 National Semiconductor 公司的超高速 8 位 A/D 转换器 （ADC08D1500）的信号采样与数据形成系统。详细介绍了系统各个部分的接口电路和控制信 号的设计。 关键词：FPGA 高速数据采集 接口电路 LVDS CML RocketIO 中文分类号：TP216 文件标识码：A Hardware design of high –speed date acquisition and formation system Ji Na-na, Liang Huai-ning (Lab 6, Institute of Electronics, Chinese Academy of Sciences, Beijing 100080, China) （Chinese Academy of Sciences， Beijing 100039, China ） Abstract: The paper introduced a high-speed date acquisition system used in Radar Echo Signal processing. The system is based on Vertex-5 which is the newest FPGA made by XINLINX and ADC08D1500 which is a high speed, Dual 8 bit A/D converter made by National Semiconductor. The design of interfacing circuit and control system of the main modules are presented in detail. Keywords ： FPGA ； high-speed data acquisition ； interfacing circuit ； LVDS ； CML ； RocketIO 1. 引言 雷达回波信号工作在很宽的频带上，在对回波信号进行采样时，根据奈奎斯特采样定理， 采样频率必须大于等于被采样信号最高频率的两倍，才能使采样后的信号不失真。这就使得 采样电路工作在很高的频率上，对电路的精度和靠高性提出了很高的要求。本文介绍了的一 种高频高可靠的信号采集和数据形成系统，采样电路的最高频率可以达到 1.5 GHz 。 由于 FPGA 芯片具有体积小，功耗低，开发周期短，配置灵活等优点，本系统以 FPGA 芯片为核心构筑信号采集和数据形成电路。 2. 设计方案 信号采集与数据形成模块中，采用两片 ADC08D1500 同时完成对 HH 及 HV 两个雷达 回波通道的正交基带视频信号的采样。使用V5 系列 FPGA—Vertex5 实现对 ADC 输出数据 的接收，并对接收数据缓存，由FPGA 完成数据接口和数据格式化的工作，系统框图如图 1 所示。 两片 ADC08D1500 对雷达回波的两个正交通道的基带视频信号进行采样后，采样数据 采用 LVDS 电平标准输出，每片ADC 输出位宽为 32bit 数字信号，采用并行输出，并由同 一片 Vertex5 FPGA 接收。 FPGA 还要实现接口转换和控制功能，其设置的外部辅助数据接口，接收来自主控的外 部辅助数据，外部辅助数据包含了主控计算机对信号采集与数据形成模块的控制命令。 FPGA 还设置了两路 32bit 位宽的数据记录接口，将来自两片 ADC 的采样数据与辅助数据一 起打包成帧后，通过两路数据记录接口或 RockeIO 接口输出给数据记录器。 两个正交通道的 ADC