4.0_--_第4讲_总线.pptVIP

第四章 总线和总线技术 4.1 总线与总线操作 4.1.1 总线及总线信号分类 4.1.2 总线操作及控制 4.1.3 总线的主要性能指标 4.1.1 总线及总线信号分类 2. 总线模块 总线主模块 总线从模块 主从模块 所有挂在总线上的模块都是通过门电路与总线的相应信号线相连。 3. 总线分类 数据总线DB： 地址总线AB： 控制总线CB： 总线的另一种分法： 基本信息总线 仲裁总线 数据握手总线 4.1.2 总线操作及控制 总线请求和仲裁阶段 寻址阶段 传数阶段 结束阶段 4.1.3 总线的主要性能指标 总线带宽 总线位宽 总线工作频率 4.2 总线操作控制 4.2.1 仲裁控制——避免总线冲突 4.2.2 握手控制——确保正确寻址和可靠传输 4.2.3 Pentium处理器的总线操作时序 4.2.1 仲裁控制 1) 三线菊花链仲裁原理 2)仲裁定时图 3)这种菊花链仲裁协定的要点： 每时刻只有一个模块作为总线通信的实际主控模块； 先请求者先响应，且在一个总线操作周期之内不被打断； 同一时刻几个模块请求者，按优先级排序响应。 4) 总线时钟线(BCLK)的作用： 5)菊花链仲裁的优缺点 链路上任一环节发生故障，将阻止其后面的设备获得总线控制权。 链路连好后，优先级结构不能改变，容易出现饱饿不均。 响应速度较慢，系统中能容纳的主控设备数受时钟频率限制。 1)并行仲裁原理： 2)总线仲裁优先级算法： 固定优先级算法 循环优先级算法 并串行二维仲裁原理: 4.2.2 握手控制 1.同步总线协定 2)定时时序举例（PC/XT同步总线） 3)优缺点 简单、容易实现。 完成一次总线操作只需一个来回行程(读)或一个单程(写)，操作时间短，适于高速运行需要。 2.异步总线协定 2)异步总线定时时序： 数据传输高度可靠 适应性好 3.半同步总线协定 本质上，是按同步总线的原理工作的。总线操作过程只在时钟脉冲一个信号控制下完成。 但它又不象同步总线那样总线周期固定，它通过设置一根“等待” (WAIT)或“就绪”(READY)信号线，可以使总线周期延长整数个时钟周期。 4.2.3 Pentium处理器的总线操作时序 1.非流水线式读/写周期的总线时序 2.突发式读/写周期的总线时序 4.3 目前主流微机系统中的常用标准总线 4.3.1 标准总线概述 1.标准总线分类 2. 总线规范（Specification） 信号系统 电气特性 机械结构 4.3.2 ISA总线(AT总线) 2. ISA总线信号 4.3.3 PCI总线 2. PCI总线信号 3. PCI总线系统结构 读 写 T1 T2 T2 T2 T2 Ti T1 T2 T2 T2 T2 Ti 有效 有效 CLK ADDR ADS CACHE W/R KEN BRDY DATA PCHK 4.2.3 Pentium处理器的总线操作时序 4.3.1 标准总线概述 4.3.2 ISA总线 4.3.3 PCI总线 4.3.4 USB总线 4.3.5 IEEE1394总线 4.3.6 SCSI总线 4.3.7 AGP总线 所谓总线标准是指国际工业界正式公布或推荐的连接各个模块的总线规范，是把各种不同的模块或设备组成计算机或计算机应用系统时必须遵循的连接规范。 芯片级总线 模块级总线 系统级总线 总线按其在系统中的位置及功能不同，一般可分为三级： 利用它把芯片连成模块。 利用它把主板和主板上各模块连成微机。 利用它把多台微机或设备连成微机系统 从微机应用角度看，最关心的是模块级和系统级总线。 4.3.1 标准总线概述 无论哪种总线标准，尽管在设计细节和适应范围上有很多不同，各有特点，但从总体原则上看，每种总线设计所要解决的问题是大体相同的，其总线规范一般都应包括如下几部分： 4.3.1 标准总线概述 ISA总线是对XT总线的扩展，以适应8/16位数据总线的要求。常见的286、386、486等微机都采用了这种标准总线。 1. ISA总线的主要特点： ? 64K I/O地址空间（0000H～FFFFH）； ? 24根地址线，支持16M存储器地址空间 ? 8/16位数据线，支持8位或16位数据存取； ? 最高时钟频率为8MHz； ? 最大传输率为16MB/S； ? 15级硬中断； ? 7级DMA通道； ? 开放式总线结构，允许多个CPU共享系统资源。 ISA总线共包含98根信号线，它们是在原来的8位XT总线62线的基础上再扩充36线而成的。其扩展I/O插槽也在原来XT总线的62线连接器的基础上，附加了一个36线的连接器，如下图所示。 ? ? C18 C1 D18 D1