第2章8086微处理器与汇编语言(上).ppt

3．引脚及其功能 （4） 最大模式（MN/MX＝GND）控制和线状态 ● S2、S1、S0 总线周期状态（输出、三态）。 ● RQ/GT0、RQ/GT1 总线请求/总线允许（输入/输出）。 ● LOCK总线锁定信号（输出、三态）。 ● QS1、QS0 指令队列状态（输出）。 S2 S1 S0 特 性 特 性 0 0 0 中断响应 1 0 0 取指令 0 0 1 读I/O端口 1 0 1 读存储器 0 1 0 写I/O端口 1 1 0 写存储器 0 1 1 暂停 1 1 1 不作用 第四节 总线周期 4．总线周期 8086的时钟脉冲（CLK）由时钟发生器（如8284A）来提供，例如若机器的主频为10MHz，那么一个时钟周期为100ns。 8086CPU完成一个机器周期（将处理一条指令划分为几个不同的阶段，每个阶段称为一个机器周期）需要用四个时钟周期，即T1、T2、T3和T4状态。 典型的一个总线周期操作如图2-1-5所示，图中RD信号表示读总线周期，WR信号表示写总线周期，DT/R和DEN信号控制总线收发的传送方向和何时允许传送。 4．总线周期 4．总线周期 总线周期T1、T2、T3和T4的操作： ① T1状态，CPU发送地址信号，指出存储单元或I/O端口地址。同时，发出地址锁存允许信号ALE，地址送入地址锁存器。 ② T2状态，CPU撤销地址，为读入数据作准备。总线高4位输出总线周期状态信息。 ③ T3状态，总线高4位信息状态不变，地址总线低16位输出数据或从I/O端口或存储器输入数据。若末准备就绪，插入等待状态Tw，直到准备就绪。 ④ 在T4状态，总线周期结束。 第五节 存储器组织 2.1 8086结构 5．存储器组织 （1）存储器基本结构 8086存储器按字节编址，寻址范围为0~220-1，存储器最大容量为1MB。按00000H~0FFFFFH编址，存储地址从低到高编址，如图2-1-6所示。 存储器中任何两个相邻的字节单元被定义为一个字，每个字节都有各自的字节地址。字节地址较小的作为字地址。字存放时，高位字节 5．存储器组织 （1）存储器基本结构（续） 存放在高地址，低位字节存放在低地址中。先存放低位字节，后存放高位字节。 8086是以地址编址为单位访问的，对于奇地址编址存取操作，就必须访问存储器两次，并且还要作调整操作。因此，要求字编址应被2整除；双字编址应被4整除；字节地址没有要求。 （2）存储器地址的分段 8086内部寄存器的宽度16位，寻址范围为64KB。为支持寻址20位物理空间，将1MB存储 5．存储器组织 （2）存储器地址的分段（续） 空间划分成若干逻辑段，每个逻辑段最多包含64KB。逻辑段可在存储器中任意定义。逻辑段相互独立，可连续或相互重叠。 逻辑段基址能被16整除，各自有对应的段寄存器。由此，存储地址由段基址和段内偏移量构成的，如图2-1-7所示。 5．存储器组织 （3）物理地址的形成 CPU访问存储器的20位地址，就是物理地址。逻辑地址是程序地址，它由段基地址和偏移量组成。它们之间的地址变换公式为 20位物理地址＝段基址×24＋偏移地址 如图2-1-8所示，将段基址值左移4位，加上16位的偏移量，形成20位物理地址。地址变换是由BIU部件的地址加法器完成。 5．存储器组织 （4）8086 存储器分体结构 存储空间按奇地址和偶地址划分成两个存储体，每个存储体容量为512KB。通过地址线AD0和数据总线高位允许BHE来选择存储体。由AD0和BHE选存储体，存储体的体内地址都是由A19~A16和AD15～AD1决定。如图2-1-9所示为存储体与总线的连接。 CPU与存储器的存取操作， 偶地址的数据通过低8位数据 总线、奇地址经高8位数据总 线。传送一个字节，数据总 线只能使用8位， 第六节 输入/输出组织 6．输入/输出组织 8086系统和外部设备进行数据通讯的连接电路叫接口，就是I/O芯片上的一个或若干个端口。每个端口都有独立的地址，分别对应一个寄存器。8086提供有64KB个8位端口，每个端口有惟一的编号，取值范围0000H~0FFFFH之间。相邻的两个8位端口可组成一个16位端口。 IN指令作读操作，CPU芯片引脚RD和M/IO同时为低电