- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
IA4910数字偏置IC
“Spider”IA4910数字偏置IC
描述
Integration Associates“Spider”IA4910是一款新型可编程模拟输出数字偏置管理元件,它针对各种功放晶体管,尤其是LDMOS元件。Integration Associates“Spider”将偏置功能从固定的静态值转变成了数字的动态值。
Spider采用独有的双向数据处理模式构造,收发数据和命令都通过单一的一条数据总线,将命令翻译成模拟输出来控制功率晶体管的偏置。一个Spider可以驱动4个LDMOS元件,四个Spider可以通过同一条串行总线连接在唯一的地址位上。
Spider通过控制环路(如,温度,增益,整形脉冲,封装)来调节偏置。从而通过动态偏置技术达到最优的增益,相位,线性,效能,和信道管理。另外还可以用于温度补偿。
Spider通过8位粗调和8位细调D/A转换器来实现设置偏置功能。输出电压为:Vout=20mV*C+2.5mV*F,其中C和F为写入粗调和微调D/A换器中的数值,介于0到255之间。这个输出电压连接到LDMOS元件的门控制端,任何直流负荷都会使Spider输出阻抗上的电压下降。然而直流输出电流是必需的,所以还需要额外的缓冲放大器。。微调电压是为精确设置偏置电压并随温度变化以更小的步幅进行跟踪而设计的。跟踪范围是256×2.5mV=640mV。它可以在任何电源电压范围内校准粗调电压,粗调电压可以达到256*20mV=5.12V。由于具有超稳定内部电压参考,电压设置精度在-40至100摄氏度温度范围内小于2mV。 最佳初始偏置电压设置方法如下:首先,微调的D/A初始设置要根据温度测量值而定。在设定好粗调后,微调从0开始直到静态电流超过期望值,然后减少微调电压使静态电流达到所需值。
Spider的电流传感器不是电流输入,因为实际中电流可能超过1A。可以通过电流-电压转换器实现电压输入。输入电压通过斜率是20mV/bit的8位A/D转换器转换,使得可以通过串口读取。
Spider的温度传感器输入端既可以连接内置的也可以连接外置的温度传感器。输入口输入温度转换的电压数据,转换公式:Spider的自动跟踪功能和测量电流、温度的功能,来构建的自动偏置环路,当静态电流通过时可以自动补偿温度的变化。这个功能的偏置电压Vs.温度曲线是线性的,如图:假设在参考温度TREF 下LDMOS的初始偏置电压Vgs设置为Vo。LDMOS的温度Tmos是内部和外部传感器及可编程补偿测得的总和:TMOS = TSE + TOS.Vgs要使得在整个温度范围内电流为恒定值,见上图。数据的读写都经过双向的接口总线。这个总线支持1个主位和7个从属位,他们都使用正逻辑(1代表高电平)。偏置控制器件可以自动培植4个不同的地址(000-011),有两个针脚来设置。 在电源重起后,主位驱动总线在逻辑1,其后从位驱动总线到逻辑0,耗尽层输出。当从为初始话后收发数据时,它释放总线。当总线上主位为逻辑1时,工作在正常状态。在缺省状态时,主位保持在逻辑1,这时从位不能驱动总线。 数据一最小为两个字长的数据包传输。每个字包含一个为0的起始比特,8个数据比特(最低有效位)和1个终止比特。在一个数据包内,一个字的终止比特后要紧跟着另一个字的起始比特。数据包的长度没有限制。当总县在逻辑1时,要求数据包的最后一个字的终止比特后至少还有1比特。
l 参数 条件/注释 Min Typ Max Unit VIH 逻辑高电平输入电压 0.6*VDD V VIL 逻辑低电平输入电压 0.4*VDD V IIH 逻辑高电平输入电流 VIH = VDD -1 1 μA IIL 逻辑低电平输入电流 VIL = 0 V, no pull-up present or activated -1 1 μA IIP 逻辑低电平输入电流 VIL = 0 V, pull-up activated on pin SDIO 2.5 10 μA VOH 逻辑高电平输出电压 IOH -2 mA VDD-0.4 V VOL 逻辑低电平输出电压 IOL 2 mA 0.4 V tR 输出上升时间 0.1*VDD to 0.9*VDD 20 pF pure 10 ns tF 输出下降时间 0.9*VDD to 0.1*VDD 容性负载 10 ns RB 串行接口比特速率 1 300 kb/s tRES 接口开关延时 从电源开启到进入准备状态 tbd μs
寄存器分配
所有的寄存器都默认为8bit。括号内的数字表示重新启动时载入的16进制数。如果VGS0-VGS3的
原创力文档


文档评论(0)