Altera编程与配置.PPTVIP

快速被动并行（FPP） 只有Stratix系列和APEX‖中支持。可由 Altera的增强型配置器件（EPC4、EPC8和 EPC16）或智能主机（如微处理器和CPLD） 来配置。在做FPP配置时，FPGA配置数据从 存储器中读出，写入到FPGA的DATA[7:0]输入 接口上。数据在DCLK时钟管脚的上升沿打入 FPGA，每一个DCLK时钟周期输入1字节数据 FPP：使用增强型配置器件 被动并行同步（ PPS） 只有较老的器件支持这种模式，如APEX20K、Mercury、ACEX1K和FLEX10K。可由智能主机（如微处理器和CPLD）来配置。在做PPS配置时， FPGA配置数据从存储器中读出，写入到FPGA的DATA[7:0]输入接口上。在第一个DCLK时钟信号的上升沿处，将一个字节的数据锁存到FPGA中，然后由随后的8个DCLK时钟的下降沿将该字节数据一位一位移到FPGA中。 被动并行异步（PPA） 只有Stratix 系列、APEX‖、APEX20K、 Mercury、ACEX1K和FLEX10K支持。可由智能主机 （如微处理器和CPLD）来配置。在做PPA配置时， FPGA被配置控制器当作一个异步存储器。在作PPA 配置时， FPGA配置数据从存储器中读出，写入到 FPGA的DATA[7:0]输入接口上。在配置过程由一些异 步控制信号来控制。