存 储 器 - 河北科技大学大学英语精品课.pptVIP

* 6.1 概述 6.1.1存储系统的层次结构 6.1.2存储器的分类 6.1.3存储器的基本组成 6.1.4存储器的技术指标 6.2 半导体读写存储器 6.2.1静态RAM 6.2.2动态RAM 6.2.3存储器的工作时序 6.3 半导体只读存储器 6.3.1 掩膜式只读存储器ROM 6.3.2 可编程的只读存储器 6.3.3 可编程可擦除只读存储器 6.4 存储器与CPU的连接 6.4.1 存储器与CPU连接时问题 6.4.2 常用译码电路 6.4.3 存储器连接举例 微 机 存 储 器系统 第 6 章 6．1．1 存储系统的层次结构 概述 1．主存储器—外存储器 2．主存储器—高速缓冲存储器 3．虚拟存储技术 CPU 高速缓冲存储器 主存储器 外存储器 图6-1 存储器系统的层次结构图 6．1 存储器的分类 按存取方式分类 按存储器载体分类 随机存储器（RAM） 只读存储器（ROM） 顺序存储器（SAM） 磁介质存储器 半导体存储器 光存储器 存储器 6．1．2 存储器的基本组成 X 地址 译码 器 存储单元矩阵 NXM （4096XI） Y地址译码器 26 A11 A6 26 A11 A6 n个 输入 缓冲器 数据输入 DIN 写入 读出 输入 缓冲器 数据输出 DOUT R/W读写输入 CS片选择 图6-2 典型存储器的组成框图 6.1.3 存储器的技术指标 衡量存储器的技术指标 存储器容量 存取周期 可靠性 经济性 取数时间 6．1．4 6．2．1 静态RAM 半导体读写存储器 1．静态RAM的工作原理 选择线 VF5 I/O A B VF1 VF2 VF4 VF6 Vcc I/O 图6-3 六静态RAM基本存储电路 6．2 2．静态RAM组成 将多个存储单元按一定方式排列起来，就组成了一个静态RAM存储器[见书P178] 3．静态RAM举例 现在以一个具体的芯片——Intel 2114为例，来说明静态RAM的具体组成。[见书P179] 静态RAM 6．2．1 VF5 I/O A B VF1 VF2 VF6 图6-6 四管动态RAM基本存储电路 C1 C2 VF7 ED VF8 ED 选择线 Es 6．2．2 动态RAM 动态RAM的工作原理 存储器的工作时序 1．存储器的读周期 存储器的读周期，就是从存储器读出数据所需时间 2．存储器的写周期 是地址建立、写脉冲宽度和写操作恢复时间三者的总和。 3． 8086CPU对存储器的读/写时序 读周期时序 写周期时序 6．2．3 掩膜式ROM有双极型和MOS型两种类型 6．3．1 掩膜式只读存储器ROM 半导体只读存储器 速度快 容量小 容量大速度较慢 6．3．2 可编程的只读存储器PROM ● ROM在制作时不写入信息，用户使用时可写入自己的程序。但这种写入是一次性的，一旦写入内容后就不能更改，所以称一次性可编程序只读存储器，又称为现场可编程序只读存储器。 6．3 可编程、可擦除的只读存储器——EPROM 1．紫外线擦除的EPROM 这种EPROM是采用紫外线擦去原存内容，再用专门写入器改写内容。因此又称UVEPROM。 2．电可改写的、可重编程的只读存储器 这种电可改写PROM，简称为EEPROM。 3．EPROM芯片举例——Intel 2716 Intel 2716是16K位，可组成容量为2K×8的紫外线擦除的EPROM。 6．3．3 6．4．1 1．CPU总线的负载能力 ●一般情况下，CPU总线的直流负载能力可带动一个标准的TTL门。 2．CPU的时序与存储器的存取速度之间的配合 ● CPU在取指令和进行读出操作时，都是在相应的时序控制下进行的，如读周期和写周期，已根据时钟频率和机器运算速度确定好范围。那么，在选用存储器时，它的最大存取时间要小于CPU安排的读写周期。否则，要使CPU插入等待周期，才能保证读写数据的可靠传送。 6．4 存储器与CPU的连接 存储器与CPU连接时要考虑的问题 3． ● CPU的信号电平多为TTL标准电平。当选用的存储器电平不相匹配时，它不能与CPU直接相连，必须经缓冲器进行电平转换。 4．存储器的地址要合理分配 ●通常在微型机的主存中有RAM和ROM（EPROM）两部分。 5．控制信号的连接 ● CPU到存储器的控制信号，一般包括读写控制信号、片选信号、复位信号、刷新信号（对动态RAM）等，在常规情况下存储器可直接连接这些控制信号。 存储器的电平信号与CPU的电平匹配 *