第5章组合逻辑设计实践.PPT

制作：金燕华 第四章 内容回顾 开关代数 公理、定理、逻辑函数的表示 组合电路分析 得到指定电路的功能（公式法化简） 组合电路综合 根据命题，得到电路实现（卡诺图化简） 定时冒险 第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 5.1 文档标准 结构化的理念 说明书：接口及功能描述 方框图 block diagram：主要功能模块及其互联 原理图 schematic diagram（P229图5-17） 定时图 timing diagram （P231图5-19） 结构化逻辑器件描述 电路描述：解释电路内部如何工作 门的符号 信号名和有效电平 信号的命名 与信号相关的有效电平 高电平有效（active high） 低电平有效（active low） 等效门符号（摩根定理） “圈到圈”的逻辑设计 5.2 电路定时 5.2 电路定时 5.2 电路定时 5.2 电路定时 5.2 电路定时 常用中规模组合逻辑电路 编码器 译码器 多路复用器 奇偶校验 比较器 加法器 译码器和编码器 一种最常用的情况 5.4 译码器（decoder） 二进制译码器 5.4 译码器（decoder） 大规模元件的逻辑符号 双2-4译码器74x139 3-8译码器74x138 第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 内容回顾 5.1 文档标准 信号名和有效电平 “圈到圈”逻辑设计 5.2 电路定时 传播延迟 定时图、定时分析 常用中规模组合逻辑电路 译码器 编码器 多路复用器 奇偶校验 比较器 加法器 5.4 译码器（decoder） 二进制译码器 用译码器和逻辑门实现逻辑函数 用译码器和逻辑门实现逻辑函数 用译码器和逻辑门实现逻辑函数 二－十进制译码器 七段显示译码器 七段显示译码器 输入信号：BCD码（用A3A2A1A0表示） 输出：七段码（的驱动信号）a ~ g 1 表示亮，0 表示灭 回顾：组合电路的综合 要求设计一个七段显示译码器 逻辑抽象，得到真值表 选择器件类型 采用基本门电路实现，利用卡诺图化简 采用二进制译码器实现，变换为标准和形式 电路处理，得到电路图 5.5 编码器（encoder） 5.5 编码器（encoder） 优先编码器 第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 内 容 回 顾 译码器 译码器的级联 利用译码器实现逻辑电路 二－十进制译码器 七段显示译码器 编码器 优先编码器 5.6 三态器件 三态缓冲器（三态驱动器） 5.7 多路复用器（multiplexer） 又称多路开关、数据选择器（缩写：mux） 在选择控制信号的作用下， 从多个输入数据中选择其中一个作为输出。 扩展多路复用器 扩展位 如何实现8输入，16位多路复用器？ 由8输入1位?8输入16位 需要16片74x151， 每片处理输入输出中的1位 选择端连接到每片的C,B,A 注意：选择端的扇出能力 （驱动16个负载） 扩展多路复用器 扩展数据输入端的数目 如何实现32输入，1位多路复用器？ 数据输入由8?32，需4片 如何控制选择输入端？ —— 分为：高位＋低位 高位＋译码器进行片选 低位接到每片的C,B,A 4片输出用或门得最终输出 设计七段显示译码器 逻辑抽象，得到真值表 输入信号：BCD码（A3A2A1A0） 输出：七段码（的驱动信号）a ~ g 1 表示亮，0 表示灭 选择器件类型 采用基本门电路实现，利用卡诺图化简 采用二进制译码器实现，变换为标准和形式 电路处理，得到电路图 第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 内 容 回 顾 译码器 编码器 三态器件 多路复用器 内 容 回 顾 译码器 编码器 三态器件 多路复用器 内 容 回 顾 译码器 编码器 三态器件 多路复用器 用多路复用器设计组合逻辑电路 多路分配器（demultiplexer） 把输入数据送到m个目的地之一 5.8 奇偶校验电路 奇校验电路（odd-parity circuit） 如果输入有奇数个1，则输出为1。 偶校验电路（even-parity circuit） 如果输入有偶数个1，则输出为1。 回顾：用什么可以判断1的个数？？？ 回顾异或、同或运算 奇偶校验的应用 5.9 比较器（comparator） 比较2个二进制数值并指示其是否相等的电路 等值比较器：检验数值是否相等 数值比较器：比较数值的大小（,=,） 如何构造1位等值比较器？？ —— 利用异或门