第5讲数字电子电路..PPT

第五讲 数字电子电路 第五讲 数字电子电路 5.1 数字逻辑及组合逻辑电路 5.2 触发器和时序逻辑电路 5.3 半导体存储器与可编程逻辑器件 5.1 数字逻辑及组合逻辑电路 5.1.1 数制及数字逻辑 5.1.2 逻辑门电路 5.1.3 编码器与译码器 5.1.1 数制及数字逻辑 数制——是进位计数制的简称 常用的是十进制，有0~9十个数码，计数规律是逢10进1。 数字电路中，常采用二进制、八进制和十六进制 N进制计数就是逢N进1 BCD码是用4位二进制代码表示10进制数 数字逻辑 数字逻辑 指数字电路中输入量和输出量之间的因果关系 逻辑代数 对逻辑变量的因果关系进行系统的数学描述 逻辑变量 代表两种对立的状态，例如实物的真与假，电平的高与低，通常用1和0表示。 正逻辑 1：高电平；0：低电平 数字逻辑信号 逻辑函数的基本运算关系 与运算 决定某事件的全部条件同时具备时，事件才会发生，也叫与逻辑。记作F=A·B 或运算 决定某事件的条件只要一个具备时，事件就会发生，也叫或逻辑。记作F=A＋B 非运算 决定某事件的条件只有一个，档条件具备时，事件不会发生，也叫非逻辑。记作F=A 逻辑函数的表示方法 逻辑状态表 逻辑表达式 逻辑图 5.1.2 逻辑门电路 TTL与非门的主要参数 输出高电平UOH和输出低电平UOL 开门电平UON和关门电平UOFF 输入低电平噪声容限UNL 当UIL=UOL时， UNL= UOFF -UOL 输入高电平噪声容限UNH 当UIH=UOH时， UNH= UOH -UON 扇出系数 N0一般，N0 ≥8 平均传输延时时间 tpd间 tpd=(tPHL+ tPLH)/2 5.1.3 编码器与译码器 组合电路 当输入变量取任意一组确定的值后，输出变量的状态就唯一地被确定 编码 用一组逻辑变量表示各种信息的过程。用来完成编码功能的电路称为编码器 译码 是编码的逆过程。实现译码功能的电路称为译码器 5.2 触发器和时序逻辑电路 5.2.1 触发器 5.2.2寄存器 5.2.3计数器 时序电路 电路的输出信号不仅与当时的输入有关，而且与电路过去的输出状态有关 触发器 有一个或以上的输入端和两个输出端，是具有保持一位数据功能的存储器。它是最简单的时序逻辑电路，是构成复杂时序电路的基本部件 5.2.1 触发器 基本RS触发器 5.2.2 寄存器 时序逻辑电路的分析方法 1. 分析电路的组成 2. 写出组合电路的输出方程 3. 写出各触发器输入端的逻辑表达式，即驱动方程 4. 将驱动方程?特性方程，得状态方程 5. 由状态方程、输出方程列出逻辑状态转换表，画出波形图，确定逻辑功能 1. 数码寄存器 2. 移位寄存器 5.2.3 计数器 凡是能对输入脉冲CP计数的电路，通称为计数器 按脉冲控制方式，分同步与异步计数器 按对脉冲累计方式，分加计数器、减计数器和可逆计数器 按计数进制，分为二进制计数器和N进制计数器 2. 集成同步二进制计数器74LS161A/163A 5.3 半导体存储器与 可编程逻辑器件 5.3.1 半导体存储器 5.3.2 可编程逻辑器件 5.3.1 半导体存储器 ROM （Read Only Memory）只读存储器是一种线路最简单的半导体存储电路，通过掩膜工艺，一次性制造，其中的代码与数据永久保存，不能进行修改。ROM一般用于大批量生产，成本很低。 随机存储器RAM RAM（Random-Access Memory）一种存储单元结构，主要用来存放各种输入数据、输出数据、中间结果、最终结果以及与外存交换的信息等，当掉电后，RAM中所存储的信息都将消失。RAM内存可以进一步分为静态RAM（SRAM）和动态内存（DRAM）两大类。DRAM由于具有较低的单位容量价格，所以被大量的采用作为计算机系统的主存储器。 动态随机存取存储器 [DRAM] DRAM的数据是靠电容特性存储的。由于电容会放电，要维持数据，就要不断的给它充电。给动态DRAM定期充电的机制就叫做数据刷新时钟电路，即内存刷新电路。 SDRAM是英文SynchronousDRAM的缩写使用SDRAM不但能提高系统表现，还能简化设计、提供高速的数据传输。在功能上，它类似常规的DRAM，且也需时钟进行刷新。可以说，SDRAM是一种改善了结构的增强型DRAM。 静态随机存取存储器 [SRAM] 所谓静态，是指它在通电情况下可以长时间保持电量，因此无须每隔一段时间重新加电。静态内存虽不需刷新，但在断电后将会丢失数据。一般会比动态的随机处理内存稳定性高，但价格相对比DRAM高很多，因为拥有快速