系统结构答案.docVIP

第 一 章 1.26 假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90％，那么，采用Cache后能使整个存储系统获得多高的加速比?解：根据Amdahl定理有：Sn = = ；结合题意：Cache工作速度为– Fe）+ Fe / Se 主存的5倍，，Cache被访问命中的概率为90％，访问90％Cache上，即Fe=0.9。 所以 Sn = 1/[（1-0.9）+0.9/5] = 3.57 1.27 设计指令存储器有两种不同方案：一种是采用价格较贵的高速存储器芯片，另一种是采用价格便宜的低速存储器芯片。采用后一方案时，用同样的经费可使存储器总线带宽加倍，从而每隔2个时钟周期可取出2条指令(每条指令为单字长32位)。而采用前一方案时，每一个时钟周期取出一条单字长指令。由于访存局部性原理，当取出2个指令字时，通常这2个指令字都要使用，但仍有25％的时钟周期中，取出的2个指令字中仅有1个指令字是有用的。试问采用这两种实现方案所构成的存储器带宽是多少？ 带宽是时钟周期指令字， fa = 1/CPIa ×指令字1×32 = 32位/时钟周期。0.75×2/2 + 0.25×2/1 = 1.25时钟周期指令字，指令字.8×32 = 25.6位/时钟周期。 1.28 某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个测试程序。假定每次存储器存取为1个时钟周期，试问： (1)此计算机的有效CPI是多少? (2)假定将处理机的时钟频率提高到30MHz，但存储器的工作速率不变，这样，每次存储器存取需要2个时钟周期。如果30％指令每条只需要一次存储器存取操作，另外5％指令每条需要二次存储器存取操作，假定测试程序的指令数不变，并与原工作站兼容，试求改进后的处理机时钟频率时钟频率.5。 （2）时钟频率.5 = x×65% + （1+ x）×30% + （2+ x）×5% .1 当时钟频率.1，要进行一次存储操作指令的CPI为2+ x = 3.1，要进行二次存储操作指令的CPI为4+ x = 5.1，因此平均CPI为： CPIB = 1.1×65% + 3.1×30% + 5.1×5% = 1.9 所以 MIPSB = 时钟频率.9×106）= 15.8MIPS 1.29 某计算机Cache能存放2000条指令。假设10%的指令承担了90%时间的指令访问，而且这10%指令中每条指令的执行时间相同。如果要执行的某程序共50000条指令，当计算机执行该程序时，在Cache中能访问到的指令的概率是多少？ 解：由题意可知：45000条指令承担10%时间的指令访问，5000条指令承担90%时间的指令访问。显然5000条指令被频繁使用，设平均使用次数为X；另外45000条指令仅使用一次。则有： 45000 : 0.1 = 5000X : 0.9 解得 X = 81 所以该程序执行指令的条数为Y = 45000 + 5000×81 = 450000 假设频繁使用的5000条指令均匀分布于程序之中，即每次调入Cache的2000条指令有200条是频繁使用的。另假设每次调入Cache的2000条指令中的1800条均被使用了一次。所以执行该程序时Cache中能访问到的指令的概率为: （450000 - 50000/2000）÷ 450000 ≈ 100% 1.30 有一台计算机，不同类型指令在理想Cache（无访问失败）与实际Cache（有访问失败）两种情况下的性能如下表。求理想Cache相对于实际Cache的加速比？ 指令类型 出现频率 理想CacheCPI 实际CacheCPI 运算指令 40% 1 3 取数指令 20% 2 8 存数指令 15% 2 8 控制指令 25% 2 4 解：理想Cache情况下指令的平均时钟周期数CPI为： CPI理想 = =1×40%+2×20%+2×15%+2×25% = 1.6 实际Cache情况下指令的平均时钟周期数CPI为： CPI实际= =3×40%+8×20%+8×15%+4×25% =