第二章 微机原理课件.pptVIP

2.1 80x86系列微处理器是8086的延伸 2.1 80x86系列微处理器是8086的延伸 2.1 80x86系列微处理器是8086的延伸 2.1 80x86系列微处理器是8086的延伸 2.1 80x86系列微处理器是8086的延伸 2.1 80x86系列微处理器是8086的延伸 2.2 8086的功能结构 指令的执行过程 取指令 指令译码 指令执行 在指令执行时根据需要在存储器中存取操作数。 在8位微处理器中 指令都是直接从存储器中取出 处理器串行工作 2.2 8086的功能结构 串行工作方式 2.2 8086的功能结构 第2章作业 1．执行下面的运算后，FLAGS中各状态标志为什么值？ （1）5439H+456AH （2）A195H-69CAH 习题P42 2.2 2.9 2.14 2.15 2.16 2.18 第 2 章 80x86系列结构微处理器与8086 本章讲述： 2.1 80x86系列微处理器是8086的 延伸 2.2 8086的功能结构 2.3 8086微处理器的执行环境 1. Pentium微处理器的外形和封装 1993年开始推出，共生产三代： P5(Pentium 60/66) 0.8?m, 5V电压 P54C(Pentium 75/90/100/120/133/150/166/200), 0.6?m, 3.8V电压 P55C(Pentium MMX 166/200/233), 0.35?m, 2.8V电压 集成度：310万晶体管/片 采用296引脚的引脚栅格阵列（PGA）陶瓷封装技术 3. 超标量与流水线 ① 超标量和流水线的概念 超标量：配置多个执行部件和指令译码电路， 能同时执行多条指令。 Pentium由三个执行单元组织而成，一个执行浮点指令，另两个执行整型指令（U流水线和V流水线），这意味着Pentium同时可以执三条指令 超标量 ② 整数流水线 五个阶段的整数流水线： PF(预取)：处理器从代码cache中预取指令 D1(译码阶段1)：处理器对指令译码确定操作码和寻址信 息。在这个阶段还进行指令的成对性检查和分支预测 D2(译码阶段2)：产生访问存储器的地址 EX(执行)：处理器或者访问数据cache，或者利用ALU、 桶型移位器或其他功能单元计算结果 WB(写回)：利用指令运行结果更新寄存器和标志寄存器 流水线：在CPU中把一条指令分解成多个可单独处理的操作，使每个操作在一个专门的硬件站（stage）上执行，这样一条指令需要顺序地经过流水线中多个站的处理才能完成，但是前后相连的几条指令可以依次流入流水线中，在多个站间重叠执行，因此可以实现指令的并行处理。 80486的指令分PF、D1、D2、EX、WB五个操作步骤 0 1 2 3 4 5 6 8 7 时间 i1 PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB i2 i3 i4 内部暂存器 IP ES SS DS CS 输入/输出控制电路 外部总线 执行部分控制电路 1 2 3 4 5 6 ∑ ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用 寄存 器 地址加法器 指令队列缓冲器 执行部件 （EU) 总线接口部件 （BIU) 16位 20位 16位 8位 2.2 8086的功能结构 AX BX CX DX ? 算术逻辑单元 负责各种算术和逻辑运算。 ? 地址加法器 将左移 4 位的段寄存器的内容与偏移地址相加，形成 20 位的物理地址， 以便对 1 兆空间的存储器寻址。 ? 指令队列 指令队列中包含若干个（8086—6个，8088—4个）8 位寄存器，用于顺序存放从存储器中取出的指令，供执行单元执行。 ? 输入/输出控制电路 提供系统总线的控制信号，实现数据、地址和状态信息的分时传送。 ? 执行单元控制电路 是控制、定时与状态逻辑电路。用于控制执行单元中各部件按制定的要求协调工作。 1）CPU执行指令时总线处于空闲状态 2）CPU访问存储器(存取数据或指令)时 要等待总线操作的完成 取指 执行 取指 执行 ….. 执行 取指 时间 图2-2 8位微处理器的执行顺序 缺点：CPU无