数字集成电路设计 第二章VLSI 特征尺寸缩小.ppt

2007－10 《数字集成电路设计》 尚佳彬 第二章 VLSI 特征尺寸缩小 第二章 VLSI 特征尺寸缩小 第二章 VLSI 特征尺寸缩小 第二章 VLSI 特征尺寸缩小 第二章 VLSI 特征尺寸缩小 第二章 VLSI 特征尺寸缩小 第二章 VLSI 特征尺寸缩小 §2.1 器件的尺寸缩小 §2.2 互连线的尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.1 器件的尺寸缩小 §2.2 互连线的尺寸缩小 §2.2 互连线的尺寸缩小 §2.2 互连线的尺寸缩小 §2.2 互连线的尺寸缩小 §2.2 互连线的尺寸缩小 §2.2 互连线的尺寸缩小 §2.2 互连线的尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 §2.3 面向高性能和低功耗的CMOS 器件尺寸缩小 二、互连线的恒电阻尺寸缩小 互连线理想尺寸缩小存在的问题： 导线电阻迅速增加，局部连线延时不变，但全局互连线 延时每年增加50％ （当S ＝2.15 及SC = 0.94时），而门延时则年年减小。 恒电阻尺寸缩小：导线宽度（W ）和节距（ t ）按比例缩小时，导线厚度（H）保持不变。 恒电阻尺寸缩小的影响：使性能得到改善，但使边缘和 线间电容（串扰）增加，为此引入一个附加的电容增大系数： 一、根据器件尺寸，在“性能”和“可靠性”之间折中选择电源电压。 1、为改善性能（减小延时），应减小源漏电阻， ?源漏 结突变， ? 漏端电场↑， ?可靠性↓ 2、为达可靠性（CHC, 即沟道热电子），器件需增加串联 电阻（ 如LDD 即轻掺杂漏区）以支持在高电压下工作, ?性能 ↓ 二、满足“高性能”或“低功耗”条件下，降低电源电压 （一）满足高性能条件下降低电源电压应注意： 1. 保证优化速度，同时保证可靠性 2. 需要优化栅氧及器件掺杂形态 3. 应优化光刻允差 （二）满足低功耗条件下降低电源电压： 1. 降低电源电压以保证低功耗 2. 速度应不比高性能情况下差1.5 倍以上，?沟长和栅 氧也应随之缩小 3. 器件设计和VT选择要保证漏电流可接受 三、 在性能与功耗之间折中，应注意： 1、VT应随电源电压下降而下降, 使达到所希望的速度,VT ↓?使 Ioff↑, 维持功耗↑ 2、VT不按比例随电源电压下降而下降 为此可以：(１)采用多种VT　 　　　　　 (２)调整衬底或阱偏压 　　　　　 (３)改善次开启特性 　　　　　 (４)采用SOI 3短沟效应（SCE）: 当L↓时，VT↓ ,　维持功耗↑ 　　　 功率密度↑　 四、关键的器件工艺技术： （一）深亚微米器件技术： 1. Gate Stack Dual Workfunction Low Sheet Resistance No Boron Penetration Tight Dimentional Control 2. Gate Dielectric Reduce Thickness 3. Source/Dra