2位10进制加法计数器课程设计.docVIP

目 录 第1章 前言 1 1.1 摘要 1 1.2 设计目的 1 1.3 设计内容及要求 1 第2章 设计方案 2 2.1 系统框图 2 2．2主要芯片功能介绍 2 2.2.1 四位二进制计数器74161介绍 2 2.2.2七段显示译码器7448介绍 3 2.3 工作原理 4 第3章 硬件设计 5 3.1 单元电路设计 5 3.2 总硬件电路图 7 第4章 仿真与试验 8 4.1 仿真结果 8 4.2 调试中遇到的问题 8 第5章 结论和体会 9 第6章 参考文献 10 第1章 前言 1.1 摘要 在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是减1计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。、学习用集成触发器构成计数器的方法 第2章 设计方案 2.1 系统框图 图表 2.1 计数器的整体框图 2．2主要芯片功能介绍 2.2.1 四位二进制计数器74161介绍 图2.2.是74161芯片的逻辑电路图，其也对应了74161芯片的引脚。图2.3是74161芯片的功能表 图表 2.2 74ls161逻辑电路图 图表 2.3 74161的功能表 异步清零：当 CR=0 时，不论始终脉冲是否有上升沿用，立即，Q0 = 0 ；Q1 = 0 ；Q2 = 0 ； Q3 = 0 同步预置：当LD=0时，在时钟脉冲上升沿的作用下，Q0 = d1 ；Q1 = d2 ；Q2 = d3 ； Q3 = d4 当使能端LD=0 ：S=0时，计数器计数。 锁存：当使能端ENP=0或ENT=0时，计数器禁止计数，为锁存状态。 2.2.2七段显示译码器7448介绍 图2.4是7448芯片的引脚。2.5是7448芯片的功能表，当接好数码管时显示的结果。 图表 2.4 7448引脚 图表 2.5 七段译码器逻辑功能表 正常译码显示：LT=1，BI/RBO=1时，对输入的十进制1到15进行译码，产生七段相对应的七段显示码。 灭灯：当RBI=0，而输入端为0时，是译码器全灭。当RBI=1时才产生7显示码。 试灯：LT=0无论输入怎么样，则七段数码管全亮，所以LT用来检测数码管的好坏。 2.3 工作原理 利用四位2制计数器74161设计成两位十进制。个位、十位74161计数器的S、M脚接低电平，个位74161计数器CP脚接传感器的输出端口。需要注明的是，本计数器采用异步清零法实现十进制。个位、十位74161计数器的Q3、Q1相与非，与非门输出端接到74161清零端。十位74161计数器CP脚接个位与非门的输出端。，这样个位，十位都处于计数工作状态。个位计数器由Q3Q2Q1Q0（0000）2增加到（1010）2时产生进位信号，进位信号接传给个位计数器和十位计数器，分别实现了个位清零十位加一的功能。 第3章 硬件设计 3.1 单元电路设计 3.1 两位十进制计数器电路图 功能：U2的D0 D1 D2 D3 输出的个位 ，U1的D0 D1 D2 D3 输出的十位 。当传感器的感应范围内有物体移过时，传感器电位由高到低再到高，出现上跳沿。计数器会自动加一。个位计数器加满9后，下次输出端出现1010，此时通过与非门，实现个位清零，同时，十位加一。 3.2 解码显示电路 功能 : D C B A接口接输入信号，U 3的 D C B A接来个位74191芯片的的输出端，U4接十位74191的输出端，这样来自于计数器的个位、十位数据就能在数码管上显示。 3.2 总硬件电路图 图表 3.3 总硬件电路图 元器件清单： 1 、7400 一片 2 、7448 两片 3 、74161 两片 4 、共阴数码管 两个 5 、传感器 一个 第4章 仿真与试验 4.1 仿真结果 图4.1是仿真结果图。本仿真是在Multisim10的仿真环境下进行的。从图中可以清楚的看见整个电路工作