arm第5章-1.pptVIP

2、控制寄存器 BANKCON0—BANKCON5 BANK0—5可连接ROM或SRAM，对应的BANKCONx设置访问存储器的时序参数； BANK0-5可支持两类访问模式： （1）常规模式：每个存储器访问周期给出1个地址，读写1个数据； 北华航天工业学院 房好帅 fanghaoshuai@ （2）页模式：每个存储器访问周期连续给出多个地址，读写多个数据； 常规模式的写访问时序： 北华航天工业学院 房好帅 fanghaoshuai@ * 北华航天工业学院 房好帅 fanghaoshuai@ 第5章 S3C2440存储系统 主要内容： （1）S3C2440存储器控制器与SDROM、Nor Flash、SRAM的连接； （2）S3C2440存储器控制器的寄存器及初始化； （3）S3C2440 Nand Flash接口及其与Nand Flash的连接； （4）编写程序访问Nor Flash、Nand Flash。 5.1 S3C2440存储器控制器（内存控制器） S3C2440芯片内的ARM920T处理器通过AHB总线与存储控制器连接； 北华航天工业学院 房好帅 fanghaoshuai@ AHB总线连接的接口使用HCLK作为时钟信号； 5.1.1 S3C2440存储地址空间 （2）ADDR0—ADDR26，这27个引脚为BANK内寻址信号引脚； S3C2440将可以访问的1GB的寻址空间分为8个BANK（区域），每个BANK为128MB；连接存储器的相关引脚如下： （1）nGCS0—nGCS7，这8个引脚为每个BANK的片选信号线，其作用为选择访问哪个BANK的存储器； 北华航天工业学院 房好帅 fanghaoshuai@ S3C2440存储器控制器提供了以下硬件接口： （1）BANK0-5一般用作连接SRAM或ROM（Nor Flash），BANK0一般连接Nor Flash，BANK1-5也可连接网卡芯片等外设； （2）BANK6与BANK7可以连接SDRAM、SRAM、ROM，一般连接SDRAM作为内存； 注意：S3C2440芯片本身不具备内存（SDRAM）和外存（Nor/Nand Flash），芯片内仅具备4KB的Boot Internal SRAM供启动使用； 北华航天工业学院 房好帅 fanghaoshuai@ （1）Nor Flash方式启动，即OM[1:0]=01或10表示分别从16、32位宽的Nor Flash启动；即先执行位于Nor Flash中的程序，Boot Internal SRAM没有实际作用，分配在0始的地址； 北华航天工业学院 房好帅 fanghaoshuai@ S3C2440芯片内4KB的Boot Internal SRAM分配地址与启动方式有关，OM1、OM0引脚决定启动方式： （2）Nand Flash方式启动，即OM[1:0]=00表示分别从Nand Flash启动；即先执行位于Nand Flash中的程序，Boot Internal SRAM地址分配在BANK0； S3C2440采用统一编址，外设接口寄存器分配地址范围为： 00x5FFFFFFF 北华航天工业学院 房好帅 fanghaoshuai@ 5.1.2 S3C2440存储控制器与存储器的连接 1、存储控制器相关引脚连线 nWE：写数据信号，低电平有效； ADDR26-ADDR0（A26-A0）：27个地址引脚； DATA31-DATA0（D31-D0）：32个数据引脚； 北华航天工业学院 房好帅 fanghaoshuai@ nOE：存储器输出（读）信号，低电平有效； nGCS0-nGCS7：每BANK对应1个nGCS信号， 用来片选使能该BANK连接的芯片， 其中nGCS6、7又称nSCS0、1； nWAIT：由外设反馈给处理器的等待信号，请求延长访问周 期，控制nWE和nOE作用时间，连接存储器不用； 3组UB/LB信号（高低字节选择信号）共用引脚： 北华航天工业学院 房好帅 fanghaoshuai@ （1）配置为nWBE3-nWBE0：用于连接ROM时字节写使能信号，低电平有效； （2）配置为nBE3-nBE0：用于连接SRAM时字节选通信号，低电平有效； （3）配置为DQM3-DQM0：用于连接SDRAM时字节选通信号 ，低电平有效； 其中 nBEx 为 ( nWBEx nOE ) ： 当nOE有效时，nBEx必定有效； 当nOE无效时，nBEx可以选择字节； 说明 0 1