有源泄放电路.pptVIP

第二章 门 电 路 第一节 概述 第二节 半导体二极管和三极管的开关特性 一、二极管的开关特性 二、半导体三极管的开关特性 （一）双极型三极管的开关特性 2.动态特性 （二）MOS管的开关特性 1.MOS管的工作原理 2.输入输出特性 输出特性 第三节 最简单的与、或、非门电路 二、二极管或门 三、三极管非门 第四节 TTL门电路 一、TTL反向器的电路结构和工作原理 1.电路结构（以74系列非门为例） 2.工作原理 二、TTL反向器的静态特性 （一） 电压传输特性 （二） 输入特性 （三）输入端负载特性 （四）输出特性 例：计算G1能驱动的同类门的个数。设G1满足：VOH=3.2V, VOL=0.2V。 三、TTL反向器的动态特性 1.传输延迟时间 3.电源动态尖峰电流 四、其他类型的TTL门电路 （一）其他逻辑功能的门电路 2.或非门 3.与或非门 4.异或门 （二）集电极开路门（电路）(OC) 负载电阻RL的计算 当 总线为低电平VOL时： （三）三态输出门电路（TS） 四、TTL电路的改进系列 （一）74H系列 （二）74S系列 （三）74LS系列 第六节 CMOS门电路 一、反向器（非门） 1.电压传输特性 2.电流传输特性 (二) 静态特性1.输入特性 2 .输出特性 (1) 输出低电平 (2) 输出高电平 （三）动态特性 1.传输延迟时间 2. 交流噪声容限 3.动态功耗 二、其他类型的CMOS门电路 （一）其他逻辑功能的CMOS门电路 （二）带缓冲级的CMOS门电路 （三）漏极开路门电路（OD） （四）CMOS传输门和双向模拟开关 1.传输门 2.模拟开关 （五）三态输出的CMOS门电路 三、改进的CMOS门电路 1.高速CMOS电路 2.Bi-CMOS电路 四、CMOS电路的正确使用 1.输入电路的静电防护 或非门的原理可从两方面分析： (1)输入全低，输出为高 A端为低电平，使T2截止； B端为低电平，使 截止； 从而使T5截止，输出为高电平。 (2)输入有高，输出为低 若A端为高电平，使T2导通，此时无论 为何状态，都不会使T2截止。因此T5一定导通，使输出为低电平。 在或非门的基础上，增加与输入端，从而实现与或非逻辑。 Y= AB + CD 红框中的电路控制T7的状态。因此，当T7截止时，电路就是以A,B为输入的与非门。 A,B两输入端的高电平分别通过T5和T4使T7截止。 说明输入A,B有高电平，就按与非门分析； 当A,B全低时，T4,T5全截止，使T7导通，输出低电平。 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 0 AB B A 从右表可得出该电路为异或门。 Open Collector Gate 目的：将门的输出端并联，实现线与： Z= AB CD 普通TTL门输出端并联时，将产生过大的输出电流导致器件损坏。(此电流可达30多毫安。） 电路原理： RL 逻辑符号 使用时需外接电阻RL。 当输入有低电平使T5截止时，只有很小的漏电流流入门里的T5的集电极。可认为此时门的输出端处于高阻状态。 电阻可接到其他电源，用 表示。如SN7407可接30V电压 很容易验证这是一个二输入端与非门。 图中电阻RL以下连线称为总线。 这是用集电极开路门连成总线结构的典型电路。其中负载电阻RL只需用一个即可。 总线电位用 表示。 分 =VOH和 ＝VOL两种情况讨论： 总线。其电位 ， 矩形框表示线与 当 ＝VOH时 IOH IOH IOH IOH IIH IIH IIH IIH IRL IRL= nIOH+mIIH 用上式求出RL的最大值。 当 =VOL时 IR L IL VOL IIL IL= IRL+ ILM IIL 由上式求出RL的最小值。 RL在求出的范围内取值。取值偏大会降低工作速度；取值偏小会增加电源功耗。 为提高速度，就必须保持输出高电平时的低内阻特性。从而引出三态输出门(TS)。 只有一个门输出低电平是最不利情况。 Three-State Output Gate EN为使能端，高电平有效。 EN为高电平时: 若A,B都为高电平： 二极管D截止，对电路无影响，输出为低电平； 若A,B中有低电平： T2,T5截止，二极管D导通,T4基极电位被钳在4.3V，T4导通，输出高电平，但电位为2.9V。 3.6V 4.3V 2.9V 4.3V EN为低电平时: