第3篇 嵌入式系统的基础知识.pptVIP

3.1 基本概念 3.1.1 存储器结构 3.1.2 流水线技术 3.1.3 CISCRISC 3.1.4 大端存储和小端存储 3.1.5 存储器管理单元MMU 3.1.6 BSP 3.1.7 Bootloader和OSLoader 3.1.8 进程和线程 3.1.1 存储器结构 两种类型 哈佛结构和冯.诺依曼结构 哈佛结构： （1）程序存储器和数据存储器相互独立，可独立编址、独立访问； （2）双总线结构； （3）取指令和访问数据可并行进行。 3.1.1 存储器结构 冯.诺依曼结构： （1）程序和数据在同一存储器中，统一编址，依靠PC寄存器指示指令地址； （2）单总线结构； （3）取指令和访问数据不可并行。 其它变形结构： （1）MCS-51系列单片机： 程序、数据地址线分开，数据线共用； （2）TMS320系列DSP芯片： 数据存放于程序存储器中 指令存放于Cache中 三种提速技术 Cache系统 并行存取（如哈佛结构、低位交叉访问等） 先行缓冲技术 现代微处理器以RISC技术为基础， 基于流水线技术实现指令级并行， 基于多核技术实现线程级并行， 基于VLSI门阵列实现控制器硬连线逻辑， 使得微处理器性能大大提高，达到甚至超过上一世纪大中型计算机甚至巨型计算机的性能水平。 设一条指令的执行过程分为：取指（取指令）、析指（分析指令）、执指（执行指令）三个阶段 三个阶段都可能有访存操作 1. 顺序执行方式 n条指令的执行时间： 设每段时间相等都是t，则执行时间： T=3nt 特点：简单，但指令执行速度慢，功能部件利用率低 2. 重叠执行方式 T=(2+n)t≈nt 当n很大时，约缩短了2/3时间 ARM7TDM1(-S)处理器使用3步流水 指令的重叠执行对计算机组成提出什么要求 首先，要实现执指k、析指k+1与取指k+2三者重叠，硬件上必须要有相对独立的取指、分析和执行部件。需要把顺序执行方式中的一个集中的指令控制器，分解成三个功能独立的部件：存控（存储控制器）、指控（指令控制器）、运控（运算控制器） 其次，要求各个功能部件的运行速度大致相等，避免在重叠中的相互等待，如图所示。这需要依靠RISC技术的支持，以及用到预处理和缓冲技术。 此外还要解决三个阶段访问主存冲突问题，实现并行访存。 在微处理器中较早就有指令重叠运行的雏形。如8086处理器 . Intel 80486的6步流水线结构 取指令 指令译码 地址生成 取操作数 执行指令 存储或回写结果 Pentium 4具有高达20级的超流水线和超标量流水线结构 多级重叠：子过程分解为更小的子过程 2. RISC对流水线技术的支持 RISC具有指令简单、规整，只有存(STORE)、取(LOAD)指令，几乎所有指令都在一个机器周期内完成，并注重编译的优化等特点，容易做到指令重叠运行时各个功能部件的运行时间相等，大大减少了重叠中功能部件的相互等待，为指令流水带来天然的支持。 此外，为了更好地发挥其在流水线中的效果，RISC处理机还采用了延时转移、指令取消、重叠寄存器窗口、指令流调整、硬件为主固件为辅等多种关键技术。 3. 流水线相关问题的解决 要使流水线发挥高效率，就要使流水线连续流动，尽量不出现断流的情况。引起流水线断流的原因很多，除了编译形成的目标程序不能发挥流水结构的作用，或存储系统由于结构或频宽等原因不能源源不断地为流水线提供所需要的指令和操作数外，就是流水线中存在相关问题。 相关：程序相近指令之间的某种影响指令重叠执行的关系，分为数据相关、控制相关和结构相关三类。 （1）数据相关及其处理 如：k: OP R1, A2 ;R1=(R1)OP(A2) k+1: OP R1, R2 ;R1=(R1)OP(R2) 第k+1条指令和第k条指令存在R1数据相关。 解决办法：一是采用推后处理法，即规定同时读写同一个寄存器时，写操作优先，使发生读写冲突时，读数推后一个周期或推后一个节拍。 有时间浪费，实现简单 二是设置专用数据通路： 需增加硬件 （2） 控制相关及其处理 控制相关是指由转移、条件分支、转子、中断等引起的相关。比如，如果指令K是转移指令，则顺序取来的指令k+1势必无效，重叠运行就会被打断。 克服控制相关主要采用先行缓冲技术和转移预测技术。