单项选择题(每个空格只有一个正确答案资料.docVIP

单项选择题（每个空格只有一个正确答案，35分，每题5分） 冯?诺依曼型计算机的设计思想是存储 H 并按 G 顺序执行，它的主要组成部分包括：运算器、 F 、 B 、适配器与 A 。 A. I/O设备 B. 控制器 C. 缓冲器 D. 译码器 E. 寄存器 F. 存储器 G. 地址 H. 程序 为了提高浮点数的表示精度，当尾数不为 C 时，通过修改阶码并移动小数点，使尾数域的最高有效位为 D ，这称为浮点数的规格化表示。在IEEE754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是 B ，这是因为规格化的浮点数的尾数域最左（最高有效位）总是 D ，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 G 位。 A. 0.M B. 1.M C. 0 D. 1 E. 22 F. 23 G. 24 H. 25 cache是介于CPU和 E 之间的 H 容量存储器，能高速地向CPU提供 A 和数据，从而加快程序的执行速度。cache由高速的 F 组成，全部功能都由 C 实现，因而对程序员是透明的。 A. 指令 B. DRAM C. 硬件 D. 软件 E. 主存 F. SRAM G. 大 H. 小 堆栈是一种特殊的 H 寻址方式，采用“ F ”原理。计算机的CPU中有一组专门的寄存器，称为串联堆栈，又称为 A 堆栈。而 B 堆栈则是由程序员设置出来作为堆栈使用的一部分 C 。 A. 寄存器 B. 存储器 C. 主存储器 D. 辅助存储器 E. 先进先出 F. 先进后出 G. 指令 H. 数据 广义地讲， F 有着两种含义：一是 G ，指两个以上事件在 A 发生；二是 H ，指两个以上事件在 C 间隔内发生。 A. 同一时刻 B. 不同时刻 C. 同一时间 D. 不同时间 E. 串行性 F. 并行性 G. 同时性 H. 并发性 RISC的三个基本要素是：(1)一个有限的 E 的 C ；(2)CPU配备大量的 B ；(3)强调对指令 G 的 D 。 A. 专用寄存器 B. 通用寄存器 C. 指令集 D. 优化 E. 简单 F. 复杂 G. 流水线 H. 超标量 为了解决多个主设备同时 C 总线 G 权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。仲裁方式分为 A 仲裁和 B 仲裁两类：前者需要 E ，后者则不需要。 A. 集中式 B. 分布式 C. 竞争 D. 分享 E. 中央仲裁器 F. 分布仲裁器 G. 控制 H. 共享 简答题（30分，每题5分） 多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？ 【解】 CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。 什么是虚拟存储器中的段页式管理？ 【解】 采用分段和分页结合的方法。 程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。 CPU中，指令寄存器（IR）、程序计数器（PC）、状态条件寄存器（PSW）分别用来保存什么内容？ 【解】 指令寄存器（IR）用来保存当前正在执行的一条指令。 程序计数器（PC）通常又称为指令计数器。在程序开始执行前，PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。 状态条件寄存器（PSW）保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，这些标志位通常分别由 1位触发器保存。状态条件寄存器还保存中断和系统工作状态等信息。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。 何谓动态执行技术？ 【解】 所谓动态执行技术，就是通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序 如何区分选择型DMA控制器和多路型DMA控制器？ 【解】 选择型DMA控制器在物理上可以连接多个设备，而在逻辑上只允许连接一个设备，在某一段时间内只能为一个设备服务。 多路型DMA控制器不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作。 多机系统中的紧耦合系统与松耦合系统有什么差别？ 【解】 紧耦合系统又称直接耦合系统，指计算机间物理连接的频带