简介 建立一个高速放大器电路，带有MHz范围内的带宽，需要对细节 .DOC

简介 建立一个高速放大器电路，带有MHz范围内的带宽，需要对细节引起足够的注意，使得PCB的布线十分重要，随着带宽的增加，PCB布线问题就会变得越来越重要。当设计一个系统时，需要注意信号带宽不是唯一重要的因素；高速放大器本身的实际带宽（超过信号带宽）也同样重要，认识到这两点是十分重要的。记住，超过信号带宽的高速放大器的寄生效应和非线性效应可以导致过量噪声、过载阶段、高于预期的失真乃至由非对称转换速率引发的直流偏移。所以，当实际设计电路时，设计者必须重视超过信号频率范围的信号频率以及放大器带宽。让我们来回顾一下有关高速放大器电路寄生电容的反应。? 信号走线的寄生电容寄生电容可以导致放大器达到最大值，在极端情况下的震荡。一个皮法小电容可以控制增益平度和带宽。整个皮法可以产生更为恶劣的影响。概括地说，通过增加走线之间的距离以及减短走线长度来降低寄生电容。设计一个高频放大器电路时，将寄生电容降到最低的最重要的节点之一位于运算放大器的反向输入。这是由于寄生电容与反馈电阻和增益电阻（即：Rf,Rg）之间的相互作用。很多放大器都是使用在低增益，但是相对较高的Rf,Rg的情况下使用的。接地反相输入的电容与Rg平行，直接影响运算放大器的闭环传递函数。此外，这个电容可以给环形回路增加一个磁极，这使得反馈不稳定。寄生电容不能增加很多；图一为我们展示了当增加一个额外的皮法电容（Rf, Rg = 510 Ohms）时的情况：图1、CLC4600视频线路驱动器（交流响应和倒相输入电容）少量的寄生电容也是避免不了的。CADEKA元件可以通过一个带有实际布局的应用板进行测量，它具有位于反相输入的0.5-1 pF的寄生电容。寄生电容的这个数量是所有CADEKA数据表的标准，而且在高频放大器的设计中已经进行了说明。当性能开始下降的时候会给PCB布局增加额外电容（超出正常水平的）。增加与反相输入尽可能连接紧密的元件，这样使额外电容降到最低。不要给反相输入腿脚长距离走线，增加一个或者两个零散的皮法电容起不到什么作用。移除反相输入附近的接地层和电源层，这样也可以减少接地电容。高速放大器正相输入通常是由一个低电源阻抗驱动的，这与反相输入不同（反相输入是由阻抗Rf||Rg驱动的）。正相输入典型地是通过另外一个相对较低的阻抗放大器驱动的，或者通过一条终端传输线驱动的(50 or 75 Ohms/2)。这便使得正相输入对寄生电容的敏感度不是很强。? 对电容敏感度很强的另外一个腿脚为输出腿。这个敏感度来源于与负载电容相互作用的放大器的内部输出阻抗，同时它容易使反馈环形制传输产生一个额外的电极。通常，随着带宽的增加，放大器对寄生效应的敏感度也会增加。走线间电容也可能引发高速放大器电路截面间的非预期耦合。（位于输入腿的）高阻抗走线比（位于输出腿的）低阻抗走线更容易受耦合的影响。把精力集中在高阻抗走线的可能性耦合，在可能的地方增加走线间的距离可以将耦合降至最低。另外一个方法就是在两个信号走线之间铺地线，这使得寄生电容成为接地电容，而非是与另一个信号线之间的寄生电容。考虑一下高速放大器对电容的敏感度，你可以想象一下大多数插座对交流反应的巨大影响。可能有时候会用到带有小而短腿脚的插座，但是我们是不推荐使用的。带有锁臂和弹簧触点的插座绝对不推荐用于高速放大器。电容为放大器提供的负载阻抗随着频率增加而降低。在这里十分重要的频率不是应用的信号频率，而是所用放大器的频率响应。高速放大器对电容性负载更加敏感，这是由于负载阻抗比较低速放大器的负载阻抗低。这意味着在1MHz带宽放大器中你不会在布局和负载方面遇到问题，但是在较高速放大器中通常会产生问题。为什么驱动容性负载会有问题 放大器具有一个非零输出阻抗。输出阻抗，连同负载电容和其他元件，这样会给反馈环路增加一个附加的磁极（见图2）。磁极的增加与电容时间常数相关。电容的时间常数是由电阻决定的，即RO和RL以及(Rf+Rg)的并联组合。将磁极移到高频需要降低一个或者更多的电阻值。 图2、CLC4600视频线路驱动器（驱动非缓冲电容性负载）除了放大器的标准环路响应以外，还有一个新的磁极。它至多可以降低相位裕度，最坏的情况下，它可以导致放大器震动。通过降低RL值可以改善放大器震动的情况，但是这会引信号保真度和功率的其他问题。图3、CLC4600视频线路驱动器（驱动过频非缓冲电容性负载）图3为我们展示了CLC4600运算放大器电容性负载的反应。对其的测量方法使用与上面相同的原理图（R0不是放大器的一个外元件，而是一个内元件），Rf=Rg=510 Ohms, RL=100.电容大大超过20pF时会导致放大器震动。如果负载电阻降低或者被移除，放大器震动会越剧烈。如何解决放大器震荡的问题 最好的改进方法是降低或者移除电容性负载，但是这通常是不可能的。最简单