PSoCCreator软件及设计流程.pptVIP

基于PLD的自定义元件设计流程--添加自定义元件 1．如下图 (a)所示，并切换标签栏到Components， 出现下图（b）的界面。 图 Workspace界面 (a) Workspace的Source界面 (b) Workspace的Component界面 基于PLD的自定义元件设计流程--添加自定义元件 2．在上图(b)界面下，选中Project’counter’，并点击 鼠标右键，出现下图的界面，选择Add Component Item 选项。 图 选择Add Component Item..选项 基于PLD的自定义元件设计流程--添加自定义元件 3．出现如下图的界面，选择“Symbol Wizard”选项， 并在Component Name域中输入：counter4b。并点击“Create New”按钮。 基于PLD的自定义元件设计流程--添加自定义元件 5．出现下图的界面，并按照该界面分别输入reset， clock，和count [3:0]名字及其相关参数，点击“OK”按 钮。 图 Symbol Creation Wizard 基于PLD的自定义元件设计流程--添加自定义元件 6．出现左图界面，并在该界面，点击鼠标右键， 出现右图界面，选择Symbol Parameters…。 图 选择Symbol Parameters…选项 图 创建的符号 基于PLD的自定义元件设计流程--添加自定义元件 7．出现下图的界面，输入N参数，类型为int， Value为1。在Misc栏中选择Description， 图 Parameters Definition界面 基于PLD的自定义元件设计流程--添加自定义元件 出现下图的界面，并输入描述语句“Amount to increment count by one each clock”。点击 “OK”按钮，返回 上图的界面。 图 Text Editor界面 基于PLD的自定义元件设计流程--添加自定义元件 修改Hardware设置为：True；修改Validators设置。 8．出现下图的界面，输入条件，即当N超过该范围 时，会报错。点击“Ok”按钮。回到前面图界面，并点击 “OK”按钮，退出该界面。 基于PLD的自定义元件设计流程--添加自定义元件 图 Parameter Validators界面 基于PLD的自定义元件设计流程--添加自定义元件 8．图界面下，选择“Generate Verilog”选项，打开 counter4b.v文件。在该文件中进行代码添加。 图 选择Symbol Parameters…选项 基于PLD的自定义元件设计流程--添加自定义元件 9．如下图界面，添加Verilog代码。 图 添加Verilog代码 基于PLD的自定义元件设计流程--调用自定义元件 当自定义元件设计完成后，就可以调用该元件， 并进行验证。下面给出调用该元件的步骤： 1．如右图所示，在Workspace窗口下，选择Source 标签，并点击“TopDesign.cysch”选项，打开原理图编辑 窗口。 图 选择”TopDesign.cysch” 基于PLD的自定义元件设计流程--调用自定义元件 2．在Component Catalog下选 择“Default”标签。如右图展开选 项，选择Counter4b，在该界面的 下部出现Counter4b的符号，用鼠 标将其拖入原理图编辑界面。 图 调用自定义元件 基于PLD的自定义元件设计流程--调用自定义元件 3．如下图所示，从Logic库中调用“Not”元件到原理 图编辑界面；从Ports and Pins库中调用“Digital Input Pin” 元件到原理图编辑界面。 图 调用各种元件 基于PLD的自定义元件设计流程--调用自定义元件 4．鼠标双击Pin_1引脚，如下图打开配置界面对其 进行配置。Name：ResetN； 选择“General”选项，Drive Mode选择“Resistive Pull Up”选项，并点击“OK”按钮，退出配置选项界面。 图 Pin_1引脚配置界面 基于PLD的自定义元件设计流程--调用自定义元件 5。 如下图，从System库中选择“Clock”元件，并拖入 原理图界面。双击“Clock”符号，打开其配置界面。 图 原理图界面 基于PLD的自定义元件设计流程--调用自定义元件 6．如下图，在时钟配置界面内，将时钟频率改为 1Hz。不选中“Tolerence”选项，点击“OK”，退出配置选