第九章 电子技术课程设计.docVIP

电子技术课程设计报告 报告题目：自动电子钟 学 号 姓 名 年级专业 指导教师 一．设计目的及要求 学习识别简单的电子元件与电子线路； 了解计数器芯片74L的使用方法以及性能指标。 了解自动电子钟的组成及工作原理。 熟悉自动电子钟的设计与制作。 熟练掌握仿真软件中的基本操作。 熟悉利用软件创建电路原理图并进行电路仿真。图表1 自动电子钟的结构图 它的工作：将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒产生一个信号，该信号将控制“分计数器”的工作。“分计数器”也采用60进制计数器，每累计60分钟发出一个信号，该信号将控制“时计数器”的工作，“时计数器”采用24进制计时器，可实现对一天24小时的累计。 数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。 在本设计中，采用的是石英晶体振荡器所组成的振荡电路，石英谐振器简称为晶振，它是利用具有压电效应的石英晶体片制成的。这种石英晶体薄片受到外加交变电场的作用时会产生机械振动，当交变电场的频率与石英晶体的固有频率相同时，振动便变得很强烈，这就是晶体谐振特性的反应。利用这种特性，就可以用石英谐振器取代LC(线圈和电容)谐振回路、滤波器等。由于石英谐振器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于家用电器和通信设备中。石英谐振器因具有极高的频率稳定性，故主要用在要求频率十分稳定的振荡电路中作谐振元件 图表2 振荡电路 分频器 本方案中分频器的主要作用就是频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号，在此电路中作为分频器的元件是:CD4060和 74LS90。 本设计采用的是有一个CD4060和74LS90一个组成的2级1/10分频。其电路图如下所示： 图表 3分频器电路 从图中可以看出：由振荡器产生的脉冲经4060和74LS90分频后产生标准秒脉冲供给计数器。 CD4020是14位二进制串行计数器。所有的计数器为主从触发器。计数器在时钟下降沿进行计数，CR为高电平时，对计数器进行清零。由于在时钟输入端使用斯密特触发器，对脉冲上升和下降时间无限制，所有输入和输出均经过缓冲。CD4040是12位二进制串行计数器，所有计数器位为主从触发器。计数器在时钟下降 沿进行计数，CR为高电平时，对计数器进行清零。由于在时钟输入端使用斯密特触发器，对脉冲上升和下降时间无限制。所有输入和输出均经过缓冲。CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。 工作电压： 电源电压(VDD) +3V ～ +15V 输入电压 (VIN) 0V ～ VDD 工作温度范围(TA) CD4060BM： -55～ +125℃ CD4060BC： -40～ +85℃ /CP1：时钟输入端CP0：时钟输出端 /CP0：反相时钟输出端 Q4~Q10，Q12~Q14：计数器输出端 /Q14：第14级计数器反相输出端 VDD：电源正 VSS：电源负 CR：清零端 图表 4CD4060引脚 3、计数器 计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。 数字钟的计数电路是用两个六十进制计数电路和“24翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。 下面将分别介绍60进制计数器和“24翻1”小时计数器。 （一）60进制计数器 电路如下图所示： 图表 5 60进制计数电路 电路中，74LS90作为十位计数器，既在电路中采用六进制计数；又作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS