《VHDL实用教程》完整版【汉语版】-13第十一章.pdfVIP

KONXIN 杭州康芯电子有限公司 KONXIN 215 第11 章 数字滤波器设计 第11章 数字滤波器设计 随着大规模集成电路技术和EDA 技术的发展 FPGA/CPLD 已被广泛应用于实现全硬 件的数字信号处理器或相应的电路模块 相对于传统的专用 DSP 器件 无论在技术性能 设计成本 上市速度还是应用领域方面 基于 FPGA 的数字信号处理器表现出了难以逾越 的良好性能和更加广阔的市场前景 本章就利用 VHDL 设计数字信号处理模块 即 FIR 和IIR数字滤波器 作一简要介绍 § 11.1 基于FPGA 的数字滤波器优势 数字滤波器是数字信号处理的重要基础 数字滤波是指通过某种数值运算 达到改 变输入信号中所含频率分量的相对比例 或滤除某些频率分量的目的 它和模拟滤波器有 着相同的目的 只是实现方式不同 数字滤波是通过采用数值运算的方法来达到滤波目的 的 数值运算可以通过计算机编写软件来实现 可以通过普通的硬件组合来实现 也可以 用专用的DSP芯片来实现 还可以通过VHDL等硬件描述语言的设计 用FPGA来实现 数字滤波器按单位脉冲响应长度来分 可分为无限长单位脉冲响应 IIR滤波器和有限 长单位脉冲响应 FIR滤波器 按频率响应来分 可分为低通 高通 带通 带阻滤波 器 数字滤波器凭其特有的 严格的线性相位 高稳定和高精度 可用快速傅立叶变换 FFT 和其它快速算法来实现及设计灵活和适应性强等优点 得到越来越广泛的应用 数字滤波器在通讯 雷达 声纳 遥感 图象处理和识别 语言处理和识别 地球物理 资源考察 人工智能 核技术 生物医学工程等许多领域都有重要应用 然而 数字滤波器的应用场合大部分都要求实时处理 有的还要进行复杂运算 基 于传统的 DSP 器件的数字滤波器实现方法 在速度上总不能在多方面如人所愿 以 FIR 滤波器为例 用数字信号处理 DSP 芯片实现的 FIR 滤波器的工作速度只局限在 5-6 兆左右 8 阶 8 位 FIR 滤波 表11-1 FPGA 和DSP 芯片实现FIR滤波器的速度对比 器 离要求较高的实时处理 达到相当速度所需 DSP 芯 还有较大距离 而目前用 8位FIR 滤 FPGA 的处理速度 片的指令执行速度 波器阶数 单位 MSPS ASIC 实现的专用FIR 滤波器 单位 MIPS 8 104 832 芯片也只能达到30兆左右 8 16 101 1616 阶8位FIR 滤波器 仍然满 24 103 2472 足不了实时处理 对于高阶 32 105 3360 FIR 滤波器 就更不用说了 然而 相比之下 在速度方面 FPGA表现出了特有的优势 216 VHDL 实用教程 实践表明 用FPGA 来实现32 阶8位的FIR 滤波器速度可达到100兆以上 表 11-1 中 第 1 列是 FIR 滤波器的阶数 第 2 列是用 FPGA 实现对应阶数滤波器 能达到的处理速度 单位为兆个采样数每秒 Million Samples Per Second 简称 MSPS) 第 3 列是用DSP 芯片实现相当于FPGA 处理速度的滤波器 所需 DSP 芯片的指 令执行速度 单位为兆条指令每秒 Million Instructions Per Second 简称 MIPS 该表表明用FPGA 实现的8 阶8位FIR 滤波器的处理速度可达 104