微机接口第五章第六章资料.ppt

置换策略： FIFO策略 最早装入高速缓存的页为置换页 LRU策略 最近最少访问的页为置换页 要求设计4KB存储器系统地址译码电路,选 用芯片为1KB,CPU的寻址能力为64KB,分 别采用线选译码、全地址译码、部分地址 译码完成，并比较其特点。 如果CPU的地址线是16位，选用4KB的存储器 组成16KB存储系统，用A15~A12作为线选的 译码方式设计存储系统，说明每片芯片的地 址范围，在此系统中片内地址几位？ (4)混合地址译码:一部分采用部分译码,一部分 采用线选译码 例：当CPU地址总线为16位，存储器由10片容 量为2KB的芯片构成，使用混合译码法实现 地址译码 2KB CS (1) 2KB CS (2) 2KB CS (8) 2KB CS (9) 2KB CS (10) Y0 Y1 Y7 3-8 译码器 A11~A13 A14 A15 A0~A10 特点：该方法将用于片选控制的高位地址分为两组，其中一组的地址(通常为较低位)采用部分译码法，经译码后的每一个输出作为一块芯片的片选信号；另一组地址(通常为较高位)则采用线选法，每一位地址线作为一块芯片均片选信号。 4、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： ①根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； ②根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出相应的地址位图； ④选用合适器件，画出译码电路图。 某系统地址总线为16位,实际存储器容量为16KB,ROM区和RAM区各占8KB,其中ROM区采用容量为2KB的EPROM芯片,RAM区采用容量为1KB的静态芯片,设计存储器的地址译码电路. 选片确定芯片数目 EPROM 2KB 4片 ,RAM 1KB 8片 确定各芯片的地址 芯片号 类型容量 地址范围 1 ROM 2KB 0000~07FFH 2 ROM 2KB 0800~0FFFH 3 ROM 2KB 1000~17FFH 4 ROM 2KB 1800~1FFFH 芯片号 类型和容量 地址范围 1 RAM 1KB 2000~23FFH 2 RAM 1KB 2400~27FFH 3 RAM 1KB 2800~2BFFH 4 RAM 1KB 2C00~2FFFH 5 RAM 1KB 3000~33FFH 6 RAM 1KB 3400~37FFH 7 RAM 1KB 3800~3BFFH 8 RAM 1KB 3C00~3FFFH ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 1 ABC G2AG2BG1 A14 A15 +5V A11 A12A13 A10 (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) 去4片EPROM 去8片RAM Y0 Y7 74LS138 存储器与控制总线、数据总线的连接 存储器与控制总线的连接 用CPU的读、写信号控制存储器的读、写 存储器与数据线连接 根据CPU的数据线的宽度和选用的存储器的宽度决 定几个存储器同时工作 6.3 主存储器接口 主存储器的类型不同，则接口不同。以EPROM、 SRAM、DRAM为例分别介绍。 一、EPROM与CPU的接口 EPROM的实例 2764 2716 2K*8 地址线A0~A12 13根 2732 4K*8 数据线D0~D7 8根 2764 8K*8 片选 CS 27128 16K*8 读允许 OE 27256 32K*8 编程脉冲 PGM 27512 64K*8 编程电压 VPP 电源电压 VCC 2764的工作模式 信号 VCC VPP CE OE PGM D7~D0 读方式 +5V +5V 低 低 低 输出 编程方式 +5V +25V 高 高 正脉冲 输入 校验方式 +5V +25V 低 低 低 输出 备用方式 +5V +5V 无