计算机系统结构7多处理机技术总结.ppt

访问存储器的延迟时间： 系统CPU数 最小延迟时间 最大延迟时间 平均延迟时间 2 318ns 343ns 343ns 4 318ns 554ns 441ns 8 318ns 759ns 623ns 16 318ns 759ns 691ns 32 318ns 836ns 764ns 64 318ns 1067ns 851ns 128 318ns 1169ns 959ns 7.7 多处理机实例 系统频带宽度： 处理器数 频宽（无快速连线）* 频宽（有快速连线）* 8 1.56Gb/s 3.12Gb/s 16 3.12Gb/s 6.24Gb/s 32 6.24Gb/s 12.5Gb/s 64 12.5Gb/s -- 128 25Gb/s -- *相当于虚线情况 7.7 多处理机实例 Origin系统的存储器层次结构可分为寄存器、 L1 Cache、 L2 Cache和主存储器，其中寄存器和L1 Cache在R10000微处理器中。 寄存器的存取时间最短，L1 Cache又分成指令Cache和数据Cache两部分，这是为了避免取指令和存／取数据发生冲突。 L2 Cache安装在结点卡中，统一存放指令和数据，由SRAM组成。 7.7 多处理机实例 Origin的主存储器地址是统一编址的，每个处理器通过互连网络可访问系统中任一存储单元。 当一个处理器初次读取某一存储单元数据时，该数据在提供给CPU的同时也拷贝到本结点的Cache中。 同一数据在各个Cache中将保持一致。Origin系统的Cache采用写作废协议。 7.7 多处理机实例 Origin采用基于目录的协议。在Origin的结点中，有一个存储器和一个目录存储器。存储器被划分为存储器块（每个存储器块对应于一个Cache行）。 每块对应一个目录项，每个目录项包含其对应存储器块的状态信息和系统中各Cache共享存储情况的位向量，根据位向量可以知道本存储器块在哪些Cache中有拷贝。 当执行写存储器操作时，根据目录项的位向量可将有关结点中的Cache数据作废，从而实现了Cache的一致性。 7.7 多处理机实例 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * * 硬件实现 在基于目录的机器上，通过硬件向量等方式 来进行排队和同步控制。 在基于总线的机器中要将锁从一个进程显式 地传给另一个进程，软件实现会更好一些。 在第一次取锁变量失效时，失效被送入同步控 制器。同步控制器可集成在存储控制器中(基 于总线的系统)或集成在目录控制器中。 排队锁的工作过程 7.5 同 步 如果锁空闲，将其交给该处理器；如果锁忙，控制 器产生一个结点请求记录，并将锁忙的标志返回给 处理器，然后该处理器不停地进行检测。 当该锁被释放时，控制器从等待的进程排队中选出 一个使用锁，这可以通过更新所选进程Cache中的 锁变量来完成。 7.5 同 步 例7.5 如果在排队锁的使用中，失效时进行锁更新，求10个处理器完成lock和unlock所需的时间和总线事务数。假设条件与前面例子相同。 解 对n个处理器，每个处理器都初始加锁产生1个总线事务，其中1个成功获得锁并在使用后释放锁，第1个处理器将有n+1个总线事务。每一个后续的处理器需要2个总线事务：1个获得锁 ，另1个释放锁。因此总线事务的总数为(n+1)+2(n-1)=3n-1。注意这里的总线事务总数随处理器数量成线性增长，而不是前面旋转锁那样成二次方增长。对10 个处理器，共需要29个总线事务或2900个时钟周期。 7.5 同 步 首先，需要识别出对锁进行初次访问的进程， 从而对其进行排队操作。 第二，等待进程队列可