第六章 电子元器件制造技术.ppt

集成电路 集成电路(Integrated Circuit，缩写为IC)是指通过一系列的加工工艺，将多个晶体管、二极管等有源器件和电阻、电容等无源元件，按照一定的电路连接集成在一块半导体晶片(如硅或GaAs)或陶瓷等基片上，作为一个不可分割的整体执行某一特定功能的电路组件。 常见的分类方法主要有：按器件结构类型、集成电路规模、使用的基片材料、电路功能以及应用领域等进行分类。 集成电路的工艺类型 根据集成电路中有源器件的结构类型和工艺技术可以将集成电路分为三类。 双极集成电路：采用的有源器件是双极晶体管，是由电子和空穴两种类型的载流子工作，因而取名为双极集成电路 金属-氧化物-半导体(MOS)集成电路：这种电路中所用的晶体管为MOS晶体管，由金属-氧化物-半导体结构组成的场效应晶体管，它主要靠半导体表面电场感应产生的导电沟道工作，是电压控制电流的器件，只有一种载流子(电子或空穴)，因此有时为了与双极晶体管对应，也称它为单极晶体管。 双极-MOS(BiMOS)集成电路：同时包括双极和MOS晶体管的集成电路为BiMOS集成电路。 集成电路的结构类型 按照集成电路的结构形式可以将它分为半导体单片集成电路及混合集成电路。 单片集成电路(IC)：它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。 混合集成电路(HIC)：是指将多个半导体集成电路芯片或半导体集成电路芯片与各种分立元器件通过一定的工艺进行二次集成，构成一个完整的、更复杂的功能器件，该功能器件最后被封装在一个管壳中，作为一个整体使用。因此，有时也称混合集成电路为二次集成IC。 混合集成电路工艺 v 厚膜混合集成电路 40年代中期出现； 膜厚一般在几微米至几十微米； 一般采用丝网印刷工艺，是一种非真空成膜技术； 特点是设计更为灵活、工艺简便、成本低廉，特别适宜于多品种小批量生产； 常用在高压、大电流、大功率耐高温混合集成电路以及较低频段的微波集成电路方面。 v 薄膜混合集成电路 50年代末期发展起来； 薄膜的膜厚大多小于1微米； 薄膜电路采用的是真空蒸发、磁控溅射等工艺方法，是一种真空成膜技术； 常用在高精度、高稳定性低噪声电路以及微波集成电路，抗辐射电路方面。 课堂作业 课堂习题 集成电路芯片的基本工艺有哪些？主要作用是什么？ 氧化层的主要作用是什么？氧化工艺所可能出现的缺陷是什么？ 第二章 元器件制造技术 可靠性与系统工程学院 付桂翠 fuguicui@buaa.edu.cn 2012年09月27日 本章内容提要 半导体集成电路芯片制造技术 1 混合集成电路工艺 2 半导体集成电路芯片制造技术 发展里程碑 1 基本工艺 2 器件工艺 3 芯片加工中的缺陷和成品率预测 4 发展里程碑 1954年，Bell实验室开发出氧化、光掩膜、刻蚀和扩散工艺； 1958年后期，仙童公司的物理学家Jean Hoerni开发出一种在硅上制造PN结的结构，并在结上覆盖了一层薄的硅氧化层作绝缘层，在硅二极管上蚀刻小孔用于连接PN结； Sprague Electric的物理学家Kurt Lehovec开发出使用PN结隔离元件的技术； 1959年，仙童公司的Robert Noyce通过在电路上方蒸镀薄金属层连接电路元件来制造集成电路； 1960年Bell实验室开发出外延沉积/注入技术，即将材料的单晶层沉积/注入到晶体衬底上； 发展里程碑 1963，RCA制造出第一片由MOS（Metal Oxide Semiconductor，金属氧化物半导体）工艺制造的集成电路； 1963，仙童公司的Frank Wanlass提出并发表了互补型MOS集成电路的概念。 CMOS是应用最广泛的、高密度集成电路的基础。 历史回顾 v 摩尔定律 1965年，仙童半导体的研发主管摩尔(Gordon Moore) 指出：微处理器芯片的电路密度，以及它潜在的计算能力，每隔一年翻番。 后来，这一表述又修正为每18个月翻番。这也就是后来闻名于IT界的“摩尔定律”。 戈登.摩尔 集成电路现状 v芯片特征尺寸 v晶片尺寸 450mm(18英寸)(预计2012年面世)、 300mm(12英寸,2002)、200mm(8英寸,1990) Intel CPU芯片特征尺寸 Intel 45nm晶片 集成电路的基本工艺 以圆形的硅片为基础，在初始硅片上经过氧化、掺杂、薄膜淀积、光刻、蚀刻等步骤的单独使用或组合重复使用，制作出器件，再通过电极制备、多层布线实现各器件间的互连，实现一定的功能，最后再经过封装测试成为成品； 前工艺:芯片制造； 后工艺:组装、测试。 双极型晶体管制作工艺 (a)一次氧化 (b)光刻基区 (c)基区硼扩散、氧化 (d)