计算机系统结构电子教案(课8-11).pptVIP

2014.2.17 计算机系统结构 第7章 存储层次（P188）Memory Hirarchy 7.1 存储层次原理及性能指标（P188） 存储层次的基本术语 7.7.1 存储层次的管理方式(P230) 7.7.1 存储层次的管理方式(续) 课堂练习7.1 课堂练习7.1（续） 7.1.3 “主─辅”层次与“Cache─主存”层次的对比 7.1.4 存储层次的基本问题(P192) 7.1.2 存储层次的性能指标（P189） (3) 速度 访问效率e（补充） 多级存储层次的单次访问时间 课堂练习7.2 多级存储层次的平均访问时间1 多级存储层次的平均访问时间2 多级存储层次的平均访问时间3 例题说明： 7.4.1 局部不命中率与全局不命中率（P214） 7.4.1 局部不命中率与全局不命中率（续） 多级存储层次的平均访问时间公式重写 例7.3 例7.3（续） 作业8（第9次课） 地址映象问题的提出 7.2.2 四种常见的地址映象方式（P193） 全相联的地址映象方式与地址变换原理示意图(a)(b) 全相联的地址映象方式与地址变换原理示意图(c) (2) 直接相联(direct mapped) 直接相联的地址映象方式与地址变换原理 (3) 组相联(set associative，P194) 组相联的地址映象方式与地址变换原理(a)(b) 组相联的地址映象方式与地址变换原理(c) (4) 位选择组相联(P194图7.7c) 位选择组相联的地址映象方式与地址变换原理(a)(b) 位选择组相联的地址映象方式与地址变换原理(c) 7.2.3 虚实变换基本方法（P195） 7.2.3 虚实变换基本方法（续1） 7.2.3 虚实变换基本方法（续2） 7.2.3 虚实变换基本方法（续3） 7.2.3 虚实变换基本方法（续4） 主─辅层次虚实变换实现 Cache ─主存层次虚实变换实现（直接相联） Cache─主存层次虚实变换实现（组相联） 7.3.5 伪相联（P209） 7.3.5 伪相联（续1） 7.3.5 伪相联（续2） 7.3.5 伪相联（续3） 7.3.5 伪相联（续4） 7.3.5 伪相联（续5） 7.3.5 伪相联（续6） 7.3.5 伪相联（续7） 作业9（第10次课） 7.2.7 访存时间对CPU性能的影响1（P203） 7.2.7 访存时间对CPU性能的影响2 7.2.7 访存时间对CPU性能的影响3 7.2.7 访存时间对CPU性能的影响4 例7.1（P204） 例7.2（P204） 例7.2（续1） 例7.2（续2） 例7.4（P216） 例7.4（续） 作业10（第11次课） Windows 2000虚拟存储器1 Windows 2000虚拟存储器2 Windows 2000虚拟存储器3 Windows 2000虚拟存储器4 Windows 2000虚拟存储器5 Windows 2000虚实变换示意图 7.2.5 替换算法(P198) 几种常用的替换算法 从LFU到LRU的近似 算法模拟：实存状况图(清华教材图3.32) 课堂练习7.3 7.2.6 Cache的写策略（P202） 7.2.4 Cache的工作过程（P197） Cache“读”访问 Cache“写”访问 分离式Cache与混合式（统一式）Cache（补充2版P185） 分离式Cache与混合式Cache（续1） 分离式Cache与混合式Cache（续2） 分离式Cache与混合式Cache（续3） 分离式Cache与混合式Cache（续4） 7.2.8 改进Cache性能（P205） 7.3.1 三种类型的不命中（3C，P206） 7.3.1 三种类型的不命中（续） “二比一”Cache经验规则（P209） 7.6 并行主存系统（非层次技术，P223） 低位交叉访问并行存储器的结构： 主存地址与结构参数的换算（P225）： 低位交叉访问并行存储器的加速机理： 并行存储器平均加速倍数 作业11（第12次课） 各次作业应交的内容 7.10 Windows 2000 使用基于分页机制的虚拟内存。每个进程有4GB的虚拟地址空间。程序中使用的都是4GB地址空间中的虚拟地址。而访问物理内存，需要使用物理地址。 物理内存以字节（8位）为单位编址。 物理内存分页，一个物理页的大小为4K字节，第0个物理页从物理地址 0处开始。由于页的大小为4KB，就是0x1000字节，所以第1页从物理地址 0开始。第2页从物理地址0开始。可以看到由于页的大小是4KB，所以只需要32bit的地址中高20bit来寻址物理页。 使用了分页机制之后，4G的地址空间被分成了固定大小的页，每一页或者被映