ADV7182笔记ByLzp找不到ADV7182的中文说明，先啃一遍英文.DOC

ADV7182笔记 By Lzp 找不到ADV7182的中文说明，先啃一遍英文pdf，做个笔记。 上电： 强烈建议，任何未使用的模拟输入引脚连接到AGND0xF3[3:0] 每一位控制着每一个AA滤波器（抗混叠滤波器滤器被设计用于标准清晰度PWRDWN, Address 0x0F[5] 这个位或PWRDWN管脚控制省电：该位=1省电；该模式不复位寄存器的缺省值。 Reset, Chip Reset, Address 0x0F[7] ：或这个脚 控制整片复位，I2c寄存器置入缺省值。复位完成建议5ms后再启动I2C。 TOD, Address 0x03[6]：=1 p0---p7、VS/FIELD/SFL脚进入三态输出。=0 正常输出。 TRI_LLC, Address 0x1D[7] 1：三态，0：按照DR_STR_C[1:0]工作； TIM_OE, Address 0x04[3]：这个位能控制TOD位，=0 输出脚按照TOD做，=1强迫输出脚正常，说这个位有意义，以后理解吧。 FLD_OUT_SEL[2:0], Address 0x6B[2:0] HS_OUT_SEL[2:0], Address 0x6A[2:0] 既然管脚名叫HS，何以输出其它信号，真不可思议。就是灵活之作用吧，应该改名为HS/VS/FIELD/DE/SFL 对于EMC和串音的原因，加强或削弱的输出驱动器的驱动强度可能是可取的DR_STR[1:0], Address 0xF4[5:4]：输出管脚驱动强度控制位(P[7:0] 、HS and VS/FIELD/SFL). DR_STR_C[1:0], Address 0xF4[3:2] LLC pin 管脚驱动强度控制位 DR_STR_S[1:0], Address 0xF4[1:0] SDA and SCL pins. 管脚驱动强度控制位 EN_SFL_PIN, Address 0x04[1] SFL管脚控制：0输出禁止，1输出有效 PCLK, Address 0x37[0] 这个位可以控制LLC管脚的极性翻转，更改LLC时钟输出的极性可能是必要的，以满足后续芯片的建立时间和保持时间的预期IDENT[7:0], Address 0x11[7:0] 0x40：初始版本第一次修订Status 1[7:0], Address 0x10[7:0] 只读，取决于FSCLE位的设置。状态寄存器是完全基于水平时序信息水平时序信息彩色副载波锁定状态AD_RESULT[2:0], Address 0x10[6:4]，自动探测结果报告 ACE和抖动处理块自适应对比度增强抖动8位像素数据下降到6位像素数据的数字输出转换同步处理视频标准选择 该VID_SEL [3:0]位（地址0x02 [7:4]）允许用户强制数字核心到一个特定的视频标准。这是没有必要的，一般情况下。该VID_SEL [3:0]位默认为支持PAL，NTSC，SECAM和变体的自动检测模式。AD_SEC525_EN, SECAM 525 Autodetect Enable, Address 0x07[7]：0不自动探测SECAM 525，1：自动探测； AD_SECAM_EN, SECAM Autodetect Enable, Address 0x07[6]：0不自动探测SECAM，1：自动探测； 0x07【7---0】都是各种视频，是否探测位；不累述。见pdf， 疑问：0x07是否和VID_SEL [3:0]冲突？，可能是这样的：如果在v【3:0】里设置了自动探测，然后再对每一种单独视频格式设置是否探测；v【3:0】是总闸，0x07【7—0】是分闸； SFL_INV Address 0x41[6] 该位控制SFL（同步锁相电报）的数据流中的PAL切换位的行为。它是为了解决与视频编码器的一些兼容性问题。它解决了两个问题。首先，PAL切换位是有意义的，只是在PAL制式。一些编码器（包括ADI公司的编码器），也看NTSC制式这个位状态。第二，有一个设计更改在ADI公司的编码器从ADV717x到ADV719x。旧版本中使用的SFL（同步锁相电报）位直接，而较新的反转位之前使用它。这样做的原因是，对于一个SFL（锁相电报）传输的1行延迟反演补偿 SRLS, Select Raw Lock Signal, Address 0x51[6] 没弄明白 FSCLE, fSC Lock Enable, Address 0x51[7] 没弄明白 CIL[2:0], Count into Lock, Address 0x51[2:0]；没弄明白 COL[2:0], Count out of Lock, Address 0x51[5:3] 没弄明白 COLOR CONTR