05.微机接口_第五讲.pptVIP

※ 闪速存储器可实现大规模电擦除。 ※ 闪速存储器的擦除功能可迅速清除整个器件中所有内容。 ※ 闪速存储器可以被擦除和重新编程几十万次而不会失效。 5.4 存储器与CPU的接口技术 数据总线 控制总线 CPU 地址总线 存 储 器 CPU与存储器连接示意图 一、存储器与CPU的连接 片选信号的产生 单片的存储器芯片的容量有限的，整机的存储器是由若干芯片组成，应考虑到： 1. 地址的分配。 2. 存储器芯片的选择(片选) CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。 存储器空间的划分和地址编码是靠地址线来实现的。对于多片存储器芯片构成的存储器其地址编码的原则是： 一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，对于多片6264与8086相连的存储器，A0～A12作为片内选址，A13～A19作为选择不同的6264。 1. 低位片内选址 2. 高位选择芯片(片选) 1. 线选法： CPU中用于“选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片这种方法称之为线选法。 片选信号产生的方法 另一种常用的线选法是用高位地址的每一根线去分别控制各组芯片的片选端。 如图所示： 芯片 A19 ~ A15 A14 A13 A12 ~ A0 一个可用的地址范围 甲 ××××× 1 0 全0~全1 04000H~05FFFH 乙 ××××× 0 1 全0~全1 02000H~03FFFH A12~A0 2764 （甲） 2764 （乙） A14 A13 CE CE 令A13和A14分别接芯片甲和乙的片选端。可能的选择只有10（选中芯片甲）和01（选中芯片乙）。 线选法 A19~A15因未参与对2个2764的片选控制，故其值可以是0或1（用x表示任取），这里，假定取为全0，则得到了两片2764的地址范围如图中所示，显然2片2764的重叠区各有25=32个。 全地址译码法中，对剩余的全部高位地址线进行译码称为全地址译码法。 a. 译码电路复杂。 b. 每组的地址区间是确定的、唯一的。 特点： 2.全地址译码法： 地址：3E000H~3FFFFH a. 译码电路较复杂。 b. 每组的地址区间不唯一，有地址重叠。 在译码法中，只对剩余的高位地址线的某几根进行译码，称为部分译码法。 特点： 3.部分译码法 (局部译码法)： 如图所示的电路，采用部分译码对4个2732芯片（4K×8位，EPROM）进行寻址。译码时，未使用高位地址线A19、A18和A15。所以，每个芯片将同时具有23=8个可用且不同的地址范围（即重叠区）。 2732 (1) 2732 (4) 2732 (2) 2732 (3) CE CE CE CE Y0 Y1 Y2 Y3 G1 G2A G2B C B A M/IO A17 A16 A14 A13 A12 A11~A0 芯片 A19 ~ A15 A14~A12 A11 ~ A0 一个可用地址范围 1 ××00× 000 全0~全1 00000~00FFFH 2 ××00× 001 全0~全1 01000~01FFFH 3 ××00× 010 全0~全1 02000~02FFFH 4 ××00× 011 全0~全1 03000~03FFFH 部分译码 5.5 存储器系统的扩展技术 任何存储芯片的存储容量都是有限的。要构成一定容量的内存，往往单个芯片不能满足字长或存储单元个数的要求，甚至字长、存储单元数都不能满足要求。这时，就需要用多个存储芯片进行组合，以满足对存储容量的需求。 这种组合就称为存储器的扩展，扩展时要解决的问题包括位扩展、字扩展和字位扩展。 1．存储容量的位扩展 一块实际的存储芯片，其每个单元的位数与实际内存单元字长并不相等。存储芯片可以是1位，4位或8位的。 而计算机中内存一般是按字节来进行组织的。单个存储芯片字长（位数）就不能满足要求，这时就需要进行位扩展，以满足字长的要求。 位扩展构成的存储器系统的每个单元中的内容被存储在不同的存储器芯片上。 例如：用2片4K×4位的存储器芯片经位扩构成4KB的存储器中，每个单元中的8