组合逻辑电路险象判断网络教育学院.pptVIP

1、代数法： 根据描述电路的函数表达式来判断相应电路是否具有产生险象的条件。具体步骤： 1）首先检查找出具备竞争条件的输入变量，该变量X同时以原变量和反变量的形式出现在表达式中。 2）分别对每一个具备竞争条件的输入变量进行如下操作：只保留该变量，其余的变量用各种0、1取值的不同输入组合代入，得到的表达式只含有该变量。若结果为X+X或者XX的形式，则说明该变量变化时会产生险象。 组合逻辑电路险象判断 例 例如设描述电路的逻辑函数为： 找出具有竞争条件的输入变量：A和C。分别对A、C进行检查。 （1）表达式中只保留A，BC分别以00、01、10、11的逻辑值代入表达式，得到如下结果： BC=00 BC=01 BC=10 BC=11 可见，当BC=11时，输入A变化时可能产生险象。 组合逻辑电路险象判断 （2）表达式中只保留C，AB分别以00、01、10、11的逻辑值代入表达式，得到如下结果： 可见，输入C变化时不可能产生险象。 AB=00 AB=01 AB=10 BC=11 组合逻辑电路险象判断 网络教育学院 * 第4章 组合逻辑电路 组合电路的分析方法和设计方法 设计中存在的问题及解决方法 学习要点 组合电路：当时的输出仅由当时的输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆） 组合逻辑电路分析 组合电路分析步骤： 1. 根据逻辑电路图,从前级到后级逐级写出各级门电路的函数表达式，然后用代入规则，逐级取代，最终写出输出函数表达式。 2. 对输出函数进行化简，写出输出函数的最简表达式。 3. 列出输出函数的真值表。 4. 功能评述。根据真值表和输出函数，总结的出电路的逻辑功能，必要时，提出改进电路的方案。 组合逻辑电路分析 例分析左图所示组合逻辑电路 （1）根据逻辑电路图,从前级到后级逐级写出各级门电路的函数表达式，然后用代入规则，逐级取代，最终写出输出函数表达式。 组合逻辑电路分析 （2）对输出函数进行化简，写出输出函数的最简表达式。 （3） 列出输出函数的真值表。如右图所示 （4） 功能评述 由真值表可知，该电路的功能是检查三个输入是否全相同，若全相同（全为0或全为1，则输出为0，否则输出为1。通常称电路为“不一致电路”。 组合逻辑电路分析 进一步分析，根据最简表达式可知，用两个异或门和一个或门就能实现相同功能。 组合逻辑电路分析 （1）根据逻辑电路图,从前级到后级逐级写出各级门电路的函数表达式，然后用代入规则，逐级取代，最终写出输出函数表达式。 例分析右图所示组合逻辑电路 组合逻辑电路分析 （2）对输出函数化进行简，写出输出函数的最简表达式。 （3） 列出输出函数的真值表。如右图所示 （4） 功能评述 由真值表可知，该电路的功能是实现对两个一位的二进制数（A、B）相加。通常该电路被称为“半加器”。半加器已加工成小规模集成电路其逻辑符号如右图所示。 组合逻辑电路分析 例分析右图所示组合逻辑电路。已知电路输入ABCD为8421BCD码 （1）根据逻辑电路图,可写出输出函数表达式。 组合逻辑电路分析 （3） 列出输出函数的真值表（输入ABCD是8421BCD码，所以ABCD只允许为0000~1001）。如上图所示： （4） 功能评述：由真值表可知，该电路的功能是将输入的BCD码转换为余3码。 组合逻辑电路分析 1、建立给定问题的逻辑描述 设计的开始阶段,必须正确理解问题的描述，分析输入、输出之间的逻辑关系，一种常用的方法，是根据设计要求，列出真值表。 基于小规模集成电路优化设计目标，要求所设计的电路包含的门电路最少、引脚之间连线最少，所以，必须将逻辑函数化简为最简表达式。 2、求出逻辑函数的最简函数表达式 3、选择逻辑门类型并进行逻辑函数的变换 4、画出逻辑电路图 组合逻辑电路设计 例 设计一个3变量“多数表决电路” 设参加表决的输入变量为A、B、C。输入为0，表示反对，输入为1，表示同意。表决的结果用输出变量F表示。表决的原则是“少数服从多数”，如多数同意，决议通过，F=1，多数反对，决议被否决，F=0。 根据分析，可以很容易列出真值表如右图所示： 由真值表可以直接写出其最小项表达式: 组合逻辑电路设计 选择与非门组成电路，用卡诺图将其化为最简“与-或”式 组合逻辑电路设计 逻辑电路如下图所示 组合逻辑电路设计 1. 包含无关条件的组合逻辑电路设计 随意项：函数可以随意取任意值（可以为0，也可以为1）或不会出现的输入变量取值所对应的最小项称为无关最小项，也叫做随意项、约束项或无关项。