第一讲集成逻辑门.pptVIP

3. 3. 4 TTL 集电极开路门和三态门 TTL门电路使用时应注意的问题： (2)两个TTL门的输出端不能直接并接在一起。 一、集电极开路门—OC 门(Open Collector Gate) 1. 作用：实现“线与” 2. 实现方法：集电极开路 线与 — 将两个以上的门电路的输出端直接并联 起来，用以实现几个函数的逻辑乘。 原因 — 普通门电路实现线与不安全，容易造成 门电路过流而损坏。 注意： 集电极开路门，工作时必须在输出级开路的集电极和电源之间加上拉电阻。 一、集电极开路门—OC 门(Open Collector Gate) +VCC +5V R1 A D2 T1 T2 T4 R2 R3 F D1 B 3. 电路组成及符号 +V ?CC Rp 外 接 F A B +V ?CC Rp OC 门必须外接负载电阻 和电源才能正常工作。 可以线与连接 V ?CC 根据电路 需要进行选择 4. OC 门的主要特点 线与连接举例： +VCC A T1 T2 T4 Y1 B +VCC C T?1 T?2 T?4 Y2 D +V ?CC Rp +V ?CC Rp Y1 A B G1 Y2 C D G2 线与 Y Y 二、 三态门 –TS门(Three-State) (1) 使能端低电平有效 1. 电路组成 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 F B 1 D3 使能端 (2) 使能端高电平有效 1 EN F A B EN F A B EN EN TTL三态与非门电路 以使能端低电平有效为例： 2. 三态门的工作原理 P Q P = 1（高电平） 电路处于正常工作状态： D3 截止， （F= 0 或 1） +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 F B 1 D3 使能端 P = 0 (低电平) D3 导通 T2 、T4截止 uQ ≤ 1 V T3、D 截止 输出端与上、下均断开 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 F B 1 D3 可能输出状态： 0、1 或高阻态 Q P — 高阻态 记做 F = Z 使能端 T1 基极为低电平 三态与非门输出函数表达式可写成： 1 1 1 0 z 0 0 0 0 0 1 0 1 0 0 1 1 1 X X F A B 三态与非门真值表 三态与非门波形图 3. 应用举例： (1) 用做多路开关 Y A1 1 EN 1 EN A2 1 G1 G2 使能端 1 0 禁止 使能 0 1 使能 禁止 (2) 用于信号双向传输 A1 1 EN 1 EN A2 1 G1 G2 0 1 禁止 使能 1 0 使能 禁止 (3) 构成数据总线 EN 1 EN 1 EN 1 … G1 G2 Gn A1 A2 An 数据总线 0 1 1 … 1 0 1 … 1 1 0 … 注意： 任何时刻，只允许一个三态门使能， 其余为高阻态。 作业题: P60 3-3 3.4.1 CMOS 传输门、三态门和漏极开路门 一、 CMOS传输门 (双向模拟开关) 1. 电路组成： TP C VSS +VDD I O / u u O I / u u TN C I O / u u O I / u u TG 2. 工作原理： TN、TP均导通， TN、TP均截止， 导通电阻小(几百欧姆) 关断电阻大 ( ≥ 109 ?) (TG 门 — Transmission Gate) 3.4 CMOS 集成门电路 二、CMOS 三态门 控制端低电平有效 逻辑符号 Y A 1 EN 三、CMOS 漏极开路门 (OD门 — Open Drain) Y A B Y C D P1 P2 +V?DD Y RD 3.4.2 CMOS 电路使用中应注意的几个问题 一、CC4000 系列集成电路 CC4000 系列： 早期产品，电源电压为 3 ? 18 V，但传输延迟时间长，带负载能力较弱。 传输延迟时间 tpd 标准门 = 25~100 ns HCMOS = 10ns HCMOS: 54/74 系列 54/74 HC 54/74 HCT(与 LSTTL 兼容) 二、高速 CMOS (HCMOS) 集成电路 AHCMOS: 54/74 系列 三、CMOS 电路使用中应注意的几个问题 1. 注意输入端的静电防护。 2. 注意输入电路的过流保护。 3. 注意电源电压范围。 5. 多余的输入端不应悬空。 6